368 ференциатора св зан с входом блока управ« лени Г23, Процесс преобразовани в устройстве тактируетс последовательностью управл . юших импульсов, вырабатываемых блоком управлени , работа которого сиихронизарована от входного напр жени U (€) по величине его максимальной положительной производной. Однако в пр мом тракте преобрааова-. ни наход тс два аналогичных запоминающих устройства, что снижает точность измерени . Целью изобретени вл етс повышение точности измерени . Дл этого в предлагаемое устройство, содержащее переключатель, преобразова- тель код - напр жение, дифференциатор, блок управлени и два счетчика, вход дифференциатора соединен с входом устройст- ва, выход одного из счетчиков св зан с кодовым входом преобразовател код - на пр жение, управл ющий вход переключате л подключен к выходу блока управлени , введены узел выделени периода сигнала, второй переключатель, интегрирующий преобразователь напр н ени во временной интервал , генератор опорной частоты, делитель частоты, преобразователь код час тота, и три ключа, причем один из сигнал ных входов переключател соединен с од« ним из сигнальных входов другого переклю чател и с входом дифференциатора, выход последнего подключен ко второму сигнальному входу переключател , выход которого св зан с входом узла выделени периода сигнала, второй сигнальный вход второго переключател соединен с другим входом устройства, управл ющие входы обоих пе. реключателей объединены собой, выход второго переключател св зан с сигнальным входом интегрирующего преобразовател напр жени во временной интервал , тактирующий вход которого подк.лю чен к выходу узла выделени периода сигнала и к входу блока управлени , а параметрический - к выходу преобразовател код - напр жение, выход интегрирующего преобразовател напр жени во временной интервал соединен с другим входом блока управлени , управл ющие входы всех трех ключей св заны с соответствующими вько дами блока управлени , сигнальиый вх&д одного из ключей св зан с выходом генератора опорной частоты и с входом делител частоты, выход этого ключа подключен к входу счетчика, сигнальный вход другого ключа соединен с выходом дели4 ел частоты, а выход его св зан с управ- IOllIm д входом преобразовател код астота; другой выход делител частоты одключен к сигнальному входу преобразоател код -. частота, выход которого соеинен с сигнальным входом третьего клюа , выход иоследнехх св зан с входом счетчика. На чертеже изображена структурна схема предлагаемого устройства. Устройство содержит дифференциатор 1, переключатель 2 с контактами 2i и 2g и переключатель 3 с контактами 3 в 3g, узел 4 выделени периода сигнала, блок управлени 5, интегрирующий преоб. разователь 6 напр жени во временной интервал, ключи 7, 8 и 9; счетчик 10 и 11,преобразователи код - частота 12 и код - напр жение 13, генератор опорной 14 и делитель частоты 15. частоты Одни из сигнальных входов обоих переключателей 2 и 3 объед{шены между собой и св заны с входом дифференциато-ра 1 и входом устройства. Выход дифферендиатора 1 подключен ко второму сиг нальному входу переключател 2. Второй сигнальный вход переключател 3 соединен со вторым входом устройства. Управл ю- шие входы обоих переключателей св заны между собой и с выходом блока управле™ ни 5, Выход перек.лючател1Я 2 гюдЕЛючен к входу узла 4 вы делени периода нала, выход которого соединен с входом блока управлени 5 и тактирующим входом интегрирующего преобразовател 6 напр жени во временной интервал, сигнальный вход которого подключен к выходу переключател 3, а параметрический « к вы ходу преобразовател код - напр жение 13. Выход интегрирующего преобразовател напр жени во временной интервал 6 соединен со вторым входом блока управ лени 5. Управл ющие входы ключей 7, 8 и 9 св заны с соответствующими выхо- дамй блока управлени 5, Сигнальный вход ключа 9 соединен с выходом генератора опорной частоты 14 и с входом це лител частоты 15. Выход ключа- 9 соединен с входом счетчика , выход которого св зан с входом преобразовател код шпр жение 13, Сигнальный вход ключа 8 подключен к выходу делител частоты 15, а выход ключа 8 св зан с управл ющим входом преобразовател код частота 12, сигнальный вход которого сое«. ;динен с другим выходом делител часто. ты 15, а выход с сигнальным входом ключа 7, выход последнего подключен к входу счетчика 10. Устройство работает в три такта. В первом такте по команде с блока у равлени открыт ключ 9, остальные клю чи закрыты, положение переключателей 2 и 3 безразлично. Длительность первого такта Tf задаетс с помощью узла 4 вы делени периода, равной полупериоду исследуемого сигнала. В течение этого вре мени счетчик 11 заполн етс импульсам выходной частоты генератора опорной час тоты jfrow , код KOTOpoix) вл етс управ л ющим дл преобразовател код - напр }сение 13. В результате по окончании пе вогчэ такта в последнем оказываетс набранным напр жение Т„ -К.., , ( -f ) где - коэффициент преобразовани преобразовател код -. напр жение, В дал1знвйшем это напр жение используетс в качестве образцового в интегри рующем преобразователе 6 напр жени во временной интервал. Во втором такте бло управлени устанавливает переключатели 2 и 3 в положени 2, 3. Кроме того, на врем , равное длительности выходного информационного интервала преобразовател 6, открываетс ключ 8. При этом на вход преобразовател 6 оказываетс подключенным сигнал Уц (t) , пропорциональный напр жению нагрузки. Врем ин тегрировани преобразовател 6 посредством узла 4 задаетс равным Тп синфазно с полупериодом интегрируемого сиг нала Uo (. По истечении второго такта в управл ющем счетчике преобразовател код - частота 12 фиксируетс число fi(t)dt - и 1 AMI о о выходна частота делител где SM i-частоты; ,,(t)dtд - в т -.выходной информадион .. ный интервал преобра зовател Q; .Ujj- образцовое напр жени преобразовател 6; Цр- средневыпр мленное значение сигнала Uu (t Учитыва равенство (1), а также и т 4TO.,g.p-Kcp , где и и - действующее значенве сигналаии Ь- Кб г коэффи циент формы, можно записать frW wKniJH - коэффйЕЦнент делени делител где Кдщ частоты. 46 В третьем такте по команде с блока управлени переключатели 2 и 3 устанавливаютс в лоложени 2д, Зг также на врем , равное длительности выходного информативного интервала преобразовател 6. Открываетс ключ 7. На вход преобразовател 6 при этом оказываетс подключенным сигнал Ui.(t) , пропорциональный току нагрузки. Ток интегрировани преобразовател 6 задаетс также равным Ти но сдвигаетс по фазе относительно полупериода Uj, (t.) на значение pgj-f где f - угол сдвига фаз между кривыми напр жени и тока исследуемого процесса. pajjofi фазовый сдвиг достигаетс за счет того, что на вход узла выделени периода в этом случае подаетс продифференцированное напр жение UuCt). В результате длительность выходного информативного интервала преобразовател 6 в третьем такте определ етс как cosc , и « 0 и I - действующее значение сигнала, пропорционального току нагрузки .. С учетом равенства ( ) имеют K o-U Srincf д-fc Т--Г- (4) гоч (ТИН В течение этого времени открыт ключ 7, и выходна частчэта преобразовател код частота 12 поступает в счетчик 10. Его ункци преобразовани имеет вид f -f ni(4 Wo o где I4vnf - число в управл ющем счетчике преобразовател 12; NO - емкость его счетчиков; fo - частота следовани импульсов, поступающих на его сигнальный вход. N ;f„ - f, В данном случае пр 1 о АЧ 2 . .ЦЦ-КСР ,,.К„.м, A,M2f5) Результирующее число в счетчике 1О учетом выражений (4) и (5) имеют КСРХ сР д.щ и s4n cf-:г U.. гоч пин К «К П ,Тв) VMI N« - коэффициент пропорииональ- нести;368 of the fermentor is connected to the input of the G23 laziness control unit. The conversion process in the device is clocked by the control sequence. The main pulses produced by the control unit, whose operation is synchronized from the input voltage U (€) according to its maximum positive derivative. However, in the direct path of the transform-. Neither are two similar memory devices, which reduces the measurement accuracy. The aim of the invention is to improve the measurement accuracy. For this purpose, in the proposed device comprising a switch, a converter code - voltage, a differentiator, a control unit and two counters, the input of the differentiator is connected to the input of the device, the output of one of the counters is connected to the code input of the converter code to the control input of the switch is connected to the output of the control unit, a signal period period separation node is entered, a second switch integrating a time-frequency converter, a reference frequency generator, a frequency divider, a converter a frequency code, and three keys, one of the signal inputs of the switch connected to one of the signal inputs of the other switch and a differentiator input, the output of the latter connected to the second signal input of the switch, the output of which is connected to the input of the period selection node signal, the second signal input of the second switch is connected to the other input of the device, controlling the inputs of both ne. The switches are connected to each other, the output of the second switch is connected to the signal input of the integrating voltage converter in a time interval, the clock input of which is connected to the output of the signal period selection node and to the input of the control unit, and the parametric to the output of the code converter is voltage the output of the voltage converters in the time interval is connected to another input of the control unit, the control inputs of all three keys are connected to the corresponding inputs of the control unit, the signal input The & d of one of the keys is connected to the output of the reference frequency generator and to the input of the frequency divider, the output of this key is connected to the counter input, the signal input of the other key is connected to the output of the shared frequency, and its output is connected to the control AST code; another output of the frequency divider is connected to the signal input of the converter code -. the frequency, the output of which is connected to the signal input of the third key, the output and the last are connected to the input of the counter. The drawing shows a structural diagram of the proposed device. The device contains a differentiator 1, a switch 2 with contacts 2i and 2g and a switch 3 with contacts 3 to 3g, a node 4 for extracting a signal period, a control unit 5 that integrates trans. voltage equalizer 6 in the time interval, keys 7, 8 and 9; counter 10 and 11, code-frequency converters 12 and code-voltage 13, reference oscillator 14 and frequency divider 15. frequencies Some of the signal inputs of both switches 2 and 3 are interconnected and connected to the input of differential 1 and device input. The output of the trimmer 1 is connected to the second signal input of the switch 2. The second signal input of the switch 3 is connected to the second input of the device. The control inputs of both switches are connected to each other and to the output of the control unit 5, Switching output 2 is pushed to the input of the extraction section 4, the output of which is connected to the input of the control 5 and the clock input of the integrating converter 6 for example in the time interval, the signal input of which is connected to the output of switch 3, and the parametric “to output of the converter code is voltage 13. The output of the integrating voltage converter in time interval 6 is connected to the second input of the control unit in laziness 5. The control inputs of the keys 7, 8 and 9 are connected to the corresponding output of the control unit 5, the signal input of the key 9 is connected to the output of the reference frequency generator 14 and to the input of the frequency counter 15. The output of the key- 9 is connected to the input counter, the output of which is connected to the input of the converter code wrinkle 13, the signal input of the key 8 is connected to the output of the frequency divider 15, and the output of the key 8 is connected with the control input of the converter the frequency code 12, the signal input of which soy ". ; Dinen with a different output divider often. You are 15, and the output is with the signal input of the key 7, the output of the latter is connected to the input of the counter 10. The device operates in three cycles. In the first cycle, on command from the unit, the key 9 is open, the rest of the keys are closed, the position of the switches 2 and 3 is indifferent. The duration of the first clock cycle Tf is set by the node 4 for extracting a period equal to the half-period of the signal under study. During this time, the counter 11 is filled with the pulses of the output frequency of the reference frequency generator jfrow (KOTOpoix code) is the control code for the converter - voltage} 13. As a result, after the end of the tact cycle, the last voltage T " -K ..,, (-f) where is the conversion factor of the converter code -. voltage. In the far past, this voltage is used as a model voltage in the integrating voltage converter 6 in the time interval. In the second cycle, the control unit sets the switches 2 and 3 to position 2, 3. In addition, for a time equal to the duration of the output information interval of the converter 6, the key 8 is opened. At the input of the converter 6, the signal Yc (t) is proportional to the load. The integration time of converter 6 by node 4 is set equal to Tn in phase with the half-period of the integrable signal Uo (. After the second cycle expires, the control counter of the converter code - frequency 12 fixes the number fi (t) dt - and 1 AMI o the output frequency divider where SM i-frequencies; ,, (t) dtд - in the t -.output information. The transducer interval Q; Ujj is the sample voltage of the converter 6; Tsr- the average measured value of the signal Uu (t Considering equality (1), as well as t 4TO., gp-Kcp, where and and is the effective value of the signal, L – Kb, coefficient In the third cycle, on a command from the control unit, switches 2 and 3 are set to 2d, 3g also for a time equal to the duration of the output informative interval of the converter 6. Key 7 is opened. In this case, the signal Ui. (T) proportional to the load current is connected to the input of converter 6. The integration current of converter 6 is also set to Ti, but is phase shifted relative to the half period Uj, (t.) By the value pgj-f where f is the offset angle al curves between voltage and current of the test process. The pajjofi phase shift is achieved due to the fact that a differentiated voltage UuCt is supplied to the input of the period-selection node in this case. As a result, the duration of the output informative interval of the converter 6 in the third cycle is defined as cosc, and "0 and I is the effective value of the signal proportional to the load current. Taking into account equality (), have K oU Srincf d-fc T - Г- (4 ) key (TIN During this time, key 7 is opened, and the output frequency of the converter code frequency 12 enters counter 10. Its conversion functions are f -f ni (4 Wo o where I4vnf is the number in the control counter of the converter 12; NO - the capacity of its counters; fo is the frequency of the pulses following its signal n input. N; f „- f, In this case, pr 1 about ACh 2 .TsTs-KSR ,,. К„. м, A, M2f5) The resulting number in the counter 1О taking into account expressions (4) and (5) have КСРХ сР д.щ and s4n cf-: g U .. pinch K “K P, TV) VMI N“ - propionicity coefficient;