SU684758A1 - Устройство синхронизации по циклам - Google Patents

Description

1

Изобретение относитс  к технике св зи и может использоватьс  в аппаратуре передачи информации.

Известно устройство синхронизации по циклам , содержащее последовательно соединенные анализатор, первый элемент И и счетчик, а также второй элемент И и распределитель, выход которого подключен к другому входу первого элемента И, а вхбд соединен с выходом генератора тактовых импульсов 1).

Однако это устройство имеет большое врем  вхождени  в синхронизм.

Цель изобретени  - уменьшение времени вхождени  в синхронизм.

Дл  этого в устройство синхронизации по циклам, содержащее последовательно соединенные анализатор, первый элемент И и счетчик, а также второй элемент И и распределитель, выход которого подключен к другому входу первого элемента И, а вход соединен с выходом генератора тактовых импульсов, введены последовательно соединенные первый и второй блоки запрета, первый делитель, дополнителы1ьш

счетчик, а также последовательно соединенные второй делитель и третий блок запрета, выход которого соединен с входом счетчика и входом второго делител , второй вход которого соединен с выходом генератора тактовых импульсов

и вторым входом первого делител , выход которого подключен к другому входу второго блока запрета, а третий вход первого делител  через второй элемент И соед1шен с выходом первого блока запрета, причем выход дополнительного счетчика соединен с выходом счетчика и подключенК другому входу распределител , выход которюго подключен к другому входу первого блока запрета, другой вход которого подключен к выходу анализатора, а выход подключен к третьему входу второго делител , другой выход которого подключен к другому входу второго элемента И, при этом выход первого блока запрета подключен к другому входу третьего блока запрета, а выход

второго блока запрета подключен к друтому входу дополнительного счетчика, причем выход второго делител  подключен к другому входу счетчика.

На чертеже изображена арук1у 1на  элск1риеска  схема уетронс1ва.

Устройство сцнх.толизации но циклам содерит анализатор 1, элементы И 2. 3, счетчики , 5, распределитель 6, генератор 7 1актоиых мпульсов, делители 8, 9, блоки запрета 10-12. Устройство работает следующим образом. Информаци , закодированна  блочными (п, k) кодами, поступает в анализатор 1, на выходе которого с тактовой частотой по вл ютс  :  сигналы 1 при соответствии и О при несответствии п-разр д 1ой последовательности двоичных символов закону построени  кода. Эти сигналы поступают на вход элемента И 2 и на вход блока 10 запрета, на другие входы KOTOpbix поступают сигналы, соответствующие -ой фазе распределител 6(К14п).

Если распределитель 6 сфазирован, то элемент И 2 вьщает сигнал Сброс, по которому устанавливаютс  в исходное состо ние делители 8, 9 и счетт шки 4, 5, а на выходе блока 10 запрета сигнал будет отсутствовать. Если распределитель 6 не сфазирован, то сигналы соответстви  с выхода анализатора 1 проход т через блок 10 запрета и запускают делитель 8, который начинает делить в п раз тактовую частоту, пос1упающую с генератора 7 на вход делител  8.

Через п тактов делитель 8 выдает первый сигнал на вход счетчика 4 и на вход блока запрета 12, на вход которого поступают сигналы соответстви  с выхода блока 10 запрета, которые запрещают (при их наличии) сброс делител  8 и счетчика 4.

Таким образом, при наличии сигналов соответстви  на J.-фазе распределител  6, задаваемой делителем 8, счетчик 4 подсчитывает их число и при достижении определенного порога, например серии Г импульсов соответстви , выдает сигнал на вход распределител  6, фазиру  его.

. При отсутствии подтверждени  сигналов соответстви  импульс с выхода делител  8 проходит через блок запрета 12 и устанавливает делитель 8 и счетчик 4 в исходное состо ние. Во врем  работы делител  8 с выхода его на вход элемента И 3 поступает разрешающий сигнал, задержанный на один такт относительно запуска делител  8. Поэтому, если кроме первого сигнала соответстви , выдел емого на J--oй фазе распределител  6, на последующих фазах распределител  6 выделитс  второй сигнал соответстви , то он проходит через элемент И 3 и запускает делитель 9, с выхода

1

которой) заиуекатс  счсшик 5, К( считас , идущие i:niiiajii,i ccxniSLMciiiHti и при дпс1ижении опредсленкого гк)Х)1а, например , серии г сигналов соответстви , В1 |дает

импульс на вход распределител  6, фазиру  с го.

При отсутствии подтверждени  сигналов соответстви  по дополнительному каналу выделени .ч фазы сигнал с выхода делител  9 прохо;шт

через блок II запрета и устанавливает делитель 9 и 5 в исходное состо ние.

Claims (1)

1. Авторское свидетельство СССР N 4987.52, кл. Н 04 L 7/08, 1974.