SU661758A1 - Pulsed converter - Google Patents

Description

tt

Изобретение относитс  к импульсно технике.The invention relates to a pulse technique.

Известен импульсный преобразователь I содержащий входные триггеры , на информационные входы которых подаетс  сигнал, закодированный с удвоенной плотностью, а на тактируемые входы, - первак и втора  . последовательности синхроимпульсов, взаимно смещенные по фазе; выходы триггеров соединены со входами вентилей И/ выходы которых инвертируютс  и объедин ютс  вентилем НЕИЛИ дл  получени  одной импульсной последовательности.A pulse converter I is known that contains input triggers, to the information inputs of which a signal is encoded with double density, and to the clocked inputs, a pervak and a second signal. sequences of sync pulses, mutually shifted in phase; the outputs of the flip-flops are connected to the inputs of the gates. And the / outputs of which are inverted and combined by the NEIL gate to obtain a single pulse sequence.

Этот преобразователь не позвол ет суммировать импульсные последовательности .This converter does not allow summation of pulse sequences.

Наиболее близким по технической сущности к за вленному  вл етс  импульсний преобразователь, содержащий два входных триггера, один вход каждого из которых соединён с соотве ствующей входной шиной, вторые входы соединены между собой и подключены к шине синхросигнала, а выход казэдого входного триггера соединен с одним входом соответствующего формирующего триггера и одним из входов фазового различител , третий и ч твертый входы различител  соединены с выходами формирующих триггеров, вторые входы которых соединены со второй шиной синхросигнала 2.The closest to the claimed technical entity is a pulse converter containing two input flip-flops, one input of each of which is connected to the corresponding input bus, the second inputs are connected to each other and connected to the clock signal, and the output of the input trigger trigger is connected to one input the corresponding forming trigger and one of the inputs of the phase discriminator, the third and fourth inputs of the discriminator are connected to the outputs of the forming triggers, the second inputs of which are connected to the second bus rosignala 2.

Преобразователь не обеспечивает достаточной достоверности преобразовани .The converter does not provide sufficient reliability of the conversion.

Цель изобретени  - увеличение достоверности преобразовани  информации.The purpose of the invention is to increase the reliability of information conversion.

00

Поставленна  цель достигаетс  тем, что в импульсный преобразйватель, содержащий два входных триггера, один вход каждого из которых.соединен с соответствующей входной шиной, вторые The goal is achieved by the fact that a pulse converter containing two input flip-flops, one input of each of which is connected to the corresponding input bus, the second

5 вхоЙы соединены между собой и. подключены к шине синхросигнала, а выход каждого входного триггера соединен с одним из входов соответствующего формирующего триггера и одним 5 inputs are interconnected and. connected to the clock bus, and the output of each input trigger is connected to one of the inputs of the corresponding forming trigger and one

0 из входов фазового различител , третий и четвертый входы которого соединены и выходами формирующих триггеров, вторые входы которых соединены сО второй шиной синхросигнала, введены 0 of the inputs of the phase discriminator, the third and fourth inputs of which are connected and the outputs of the forming triggers, the second inputs of which are connected with the second bus of the clock signal, are entered

Claims (2)

5 дв.а логи еских- элемента Исключающее ИЛИ . Первый и второй входы каж,цого элемента соединены с соответствующими ;входной шиной и выходом входного триггера данного канала, третий вход сое0 динен с выходом логического элемента Исключающее ИЛИ и третьим входом вхо дного триггера другого канала. Структурна  схема предложенного преобразовател  приведена на. чертеже Преобразователь содержит входные триггеры 1,2, формируюйше триггеры 3 4, фазовый различитель 5, логические элементы Исключающее ИЛИ 6,7. Входные сигналы подаютс  на шины 8,9 управл ющие сигналы - на айны 10,11. Выходные сигналы снимаютс  с шин 12, 13. Работает устройство следующим образом . .При совпадении сигналов на пр мых выходах входных триггеров 1,2, с сигналами на их информационных входах, т.е. пинах 8,9, на выходах логических элементов Исключающее ИЛИ сигналы разрешени  переброса триггеров 1,2 отсутствуют При изменении сигнала на одной из входных шин, 8 или 9, на выходе соответствующего логического элемента 6,7 по вл етс  сигнал, разрешбиощий переброс соответствующего триггера 1,2.Триггер,перебрасываетс  по приходе импульса на шину 10, после чего сигнал на выходе соответствующего логического элемента 6,7 пропадает. Если после изменени  сигналов, например, на шине 8 сигнал на шине 9 изменитс  до прихода импульса на шину 10, то сигнал разрешени  переброса триггеров 1,2 не по витс , так как сигнал, поступающий на вход запрета логического эле мента Исключающее ИЛИ , блокирует его. Поэтому после прихода импульса на входную шину 10 переброситс  только входной триггер 1 и только после этого, вследствие пропадани  сигнала блокирующего логический элемент 7, по витс  сигнал и входной триггер 2 переброситс  следующим импульсом по шине 10, Дл  нормальной работы устройства необходимо, чтобы импульсно возмож .ннй период Tg следовани  сигналов на входных ишнах 8,9 превышал в 4 раза период следовани  имрульсов на входной шине 10, а также, чтобы минимально возможное врем  ,. TB.MHH между двум  периодами на и той же входной шине 8(9) превьлиало период следовани  импульсов на входной шине 10: Т 4 т Bii.MMH Z.сн сн Таким образом, введение в устройство логических схем Исключающее ИЛИ предотвращает одновременное перебрасывание информации без повышени  требований к точности источников входных сигналов. Формула изобрете.ш  , .1 Импульсный преобразователь, содержащий два входных триггера, один вход каждого из которых соединен с соответствующей входной ишной, вторые входы соединены между собой и подключены к шине синхросигнала, а выход каждого входного триггера соединен с одним из входов соответствующего формирующего триггера исадним из входов фазового различнтел , третий и четвертый входы которого соединены с выходами форлшрующих триггеров, вторыевходы которых соединены со второй шиной синхросигнала., о т л и ч а ю и иИ с   «тем, что, с целью увеличени  достоверности преобразовани  информации , в него Введены два логических элемента Исключающее ИЛИ , первый и второй входы каждого из которых соединены с соответствующими входной шиной и выходом входного триггера -данного канала, третий входсоединен с выИсключаю- ходом логического элемента щее ИЛИ и третьим входом входного триггера другого канала. Источники информации, прин тые во внимание при экспертизе 1.Патент США 3828344, кл. 340-347, 06.08.74. 5 logs of the esk-elements Exclusive OR. The first and second inputs of each element are connected to the corresponding, input bus and output of the input trigger of this channel, the third input is connected to the output of the XOR logic element and the third input of the input trigger of another channel. The structure of the proposed converter is shown in. In the drawing, the converter contains input triggers 1,2, triggers 3 4, phase discriminator 5, logical elements Exclusive OR 6,7. Input signals are fed to buses 8.9, control signals to Ains 10.11. The output signals are taken from tires 12, 13. The device operates as follows. .If the signals coincide at the direct outputs of the input trigger 1,2, with the signals at their information inputs, i.e. pins 8.9, at the outputs of the logic elements Exclusive OR, the resolution signals for switching triggers 1.2 are absent. When the signal changes at one of the input buses, 8 or 9, the output at the corresponding logic element 6.7 appears to allow the flip of the corresponding trigger 1 , 2. The trigger, is transferred on arrival of the pulse to the bus 10, after which the signal at the output of the corresponding logic element 6.7 disappears. If, after changing signals, for example, on bus 8, the signal on bus 9 changes until a pulse arrives on bus 10, then the flip-flop enable resolution signal 1.2 does not appear, because the signal received at the prohibition input of the logical element XOR blocks it . Therefore, after the arrival of a pulse to the input bus 10, only input trigger 1 is transferred and only after this, due to the loss of the signal of the blocking logic element 7, the signal appears and the input trigger 2 is transferred by the next pulse on bus 10. The lower period Tg of following the signals on the input lines 8.9 exceeded 4 times the period followed by the impedances on the input bus 10, as well as to the minimum possible time,. TB.MHH between two periods on the same input bus 8 (9) exceeded the period of impulses on the input bus 10: T 4 t Bii.MMH Z. increasing requirements for the accuracy of input sources. The inventive formula., .1 A pulse converter containing two input triggers, one input of each of which is connected to the corresponding input terminal, the second inputs are connected to each other and connected to the clock signal bus, and the output of each input trigger is connected to one of the inputs of the corresponding forming trigger and one of the inputs of the phase raznizntel, the third and fourth inputs of which are connected to the outputs of forward routing triggers, the second inputs of which are connected to the second bus of the sync signal. To increase the accuracy of information conversion, two Exclusive OR logic elements are introduced into it, the first and second inputs of each of which are connected to the corresponding input bus and the output of the trigger input of the given channel, the third input connected to the output switch of the logical element OR, and the third input of the input trigger another channel. Sources of information taken into account in the examination 1. US patent 3,828,344, cl. 340-347, 08/06/74. 2.За вка № 2433835/18-21, кл. Н 03 К 5/18, 21Л2.76, по которой прин то решение о вьщаче . автор-: ского свидетельства.2. For registration No. 2433835 / 18-21, cl. H 03 K 5/18, 21L2.76, according to which a decision was made on the issue author-: skoy testimony.