SU641503A1 - Storage with blocking of faulty memory elements - Google Patents

Description

л  4, дополнительный регистр 5, выпо иенный на триггерах со счетным вх-одол5, коммутатор 6, счетчик 7, 11онш1нительный накопитель 8, дешифратор 9, блок управлени  10. формирователь колов П, шины адреса 12, вход устройства 13, шины 14 и 15.l 4, additional register 5, triggered on triggers with counting input-5, switch 6, counter 7, 11th memory drive 8, decoder 9, control unit 10. stake driver P, address bus 12, device input 13, tires 14 and 15 .

Входы регистра 1 соединены с шинами адреса 12, а выходы - с адресными входами накопителей 8 и 2. Инфо{)мационные выходы накопител  2 подключены к входам регистров 3 и 5. Выходы регистра 3 подключены ко входам блока контрол  4, выход которого подключен к входу управлени  дешифратора 9 и одному из входов блока управлени  iO.The inputs of register 1 are connected to address 12 buses, and the outputs are connected to address inputs of accumulators 8 and 2. Information () outputs of accumulator 2 are connected to inputs of registers 3 and 5. Registers 3 are connected to inputs of control unit 4, whose output is connected to input control the decoder 9 and one of the inputs of the control unit iO.

. Первый вход коммутатора 6 подключен к выходу счетчика 7 и информационному входу накопител  8, второй вход выходу регистра 5, а выход - к одному из входов блока управлени  10. Информационный вход накопител  2 подключен к выходу формировател  кодов И, входы которого соединены со входом устройства 13 и одним из выходов блока управлени  10, другие выходы блока управлени  10 подключены к управл ющему входу регистра 5 и входу счетчика 7.. The first input of the switch 6 is connected to the output of the counter 7 and the information input of the accumulator 8, the second input to the output of the register 5, and the output to one of the inputs of the control unit 10. The information input of the accumulator 2 is connected to the output of the AND generator, the inputs of which are connected to the input of the device 13 and one of the outputs of the control unit 10, the other outputs of the control unit 10 are connected to the control input of the register 5 and the input of the counter 7.

Устройство работает следующим образом. При считывании код адреса по шинам 12 поступает на регистр I и далее на накопитель 2. Считанное по данному адресу слово принимаетс  регистром 3 и провер етс  блоком контрол  4. Если слово исправно, то оно поступает на входные шины 14. При обнаружении блоком контрол  4 ошибки блок управлени  10 производит анализ, который вы вл ет, произошел сбой или отказ ЭП (например, многократным считыванием по данному адресу). 1Если произошел сбой, то при повторных считывани х информаци  восстановитс  и будет выдана на шины 14.The device works as follows. When reading, the address code on buses 12 goes to register I and then to drive 2. The word read at this address is received by register 3 and checked by control unit 4. If the word is good, it goes to input buses 14. When control unit detects error 4 the control unit 10 performs an analysis which reveals that a failure or failure of the ES occurred (e.g., multiple reading at a given address). 1If a failure occurs, then during repeated readings, the information will be restored and will be issued to the bus 14.

Если вы сн етс , что произошел отказ ЭП, то блок управлени  10 реализует следующую программу.If you consider that an ES failed, then control unit 10 implements the following program.

Сигналами от блока 10 фиксируетс  код адреса на регистре 1 и считанна  из накопител  искаженна  информаци  на регистре 3. Формирователь f 1 под воздействием сигналов управлени  от блока 10 выдает в накопитель 2 либо информацию шин 13 {при обычной работе ЗУ), либо «1 или. «О по всем разр дам {в случае отказа ЭП). При обнаружении отказа ЭП в накопитель 2 по фиксированному адресу занос тс  все «О. Затем информаци  считываетс  и принимаетс  в регистр 5 (который до этого был в нулевом состо нии), после чего по данному адресу записываютс  все «1. После считывани  информаци  данного адреса суммируетс  по модулю 2 с содержимым регистра 5. В разр дах регистра 5, соответствующих исправным ЭП данного адреса, после этой программы будут хранитьс  «1, а в неисправном разр де - «О. Полученна  в регистре 5 .информаци  фиксируетс , а на счетчик 7 от блока 10 начинают поступать счетные импульсы. Под управлением сигналов на выходах счетчика 7 коммутатор 6 последовательно выдает в блок 10 содержимое каждого разр да регистра 5. Если очередной разр д содержит «1, то на счетчик 7 поступает следующий счетный импульс и провер етс  содержимое следующего разр да . Так происходит до тех пор, пока не окэжетс , что очередной провер емый разр д содержит «О.The signals from block 10 fix the address code on register 1 and the corrupted information read from register 3 is read from the accumulator. Under the influence of control signals from block 10, the shaper f 1 either sends information 13 to the drive 2 {during normal operation of the memory), or "1 or. “About for all issues (in case of failure of the EA). When a failure is detected, an ES in drive 2 at a fixed address puts all the “O. The information is then read and accepted into register 5 (which was previously in the zero state), after which all " 1. After reading, the information of this address is summed modulo 2 with the contents of register 5. In the bits of register 5 corresponding to the operative ES of this address, after this program will be stored "1, and in the faulty bit, de" O. The information obtained in register 5 is recorded, and counting pulses start to arrive at counter 7 from block 10. Under control of the signals at the outputs of counter 7, switch 6 sequentially outputs to block 10 the contents of each bit of register 5. If the next bit contains "1, then the next counting pulse arrives at counter 7 and the contents of the next bit are checked. This happens until it is estimated that the next checked bit contains “O.

При этом блок 10 фиксирует состо ние счетчика 7 и его выходную информацию записывает в дополнительный накопитель 8, одновременно запомина  в нем код неисправного адреса.At the same time, block 10 records the state of the counter 7 and writes its output information to the additional drive 8, simultaneously storing the code of the faulty address in it.

После этого на счетчик 7 вновь поступают счетные сигналы до тех пор, пока не будет проверено содержимое всех остальных разр дов. Если в слове еще обнаружены отказавшие разр ды, то блок 10 выдает сигнал о невозможности коррекции по шине 15.After that, counter 7 again receives counting signals until the contents of all other bits are checked. If there are still failed bits in the word, then block 10 generates a signal about the impossibility of correction via bus 15.

Если неисправных разр дов больше нет, то информаци , записанна  в накопитель 8, выдаетс  иа дешифратор 9, который корректирует информацию в регистре 3, и ЗУ продолжает работать.If there are no more faulty bits, then the information recorded in the drive 8 is outputted by the decoder 9, which corrects the information in register 3, and the memory continues to operate.

В дальнейшем, при обращении к данному адресу и при наличии сигнала ошибки от блока 4 накопитель 8 автоматически исправит информацию неисправного адреса.Further, when accessing this address and if there is an error signal from block 4, drive 8 will automatically correct the information of the faulty address.

Таким образом, предложенное устройство позвол ет автоматически исправл ть искаженную отказом ЭП информацию и в-дальнейшем блокировать неисправный ЭП.Thus, the proposed device allows you to automatically correct information distorted by the failure of the ES and subsequently block the faulty ES.

При необходимости можно повысить корректирующую способность устройства, увеличив число накопителей 8 и соответствующих им дешифраторов 9.If necessary, it is possible to increase the correction ability of the device by increasing the number of drives 8 and their corresponding decoders 9.

Claims (2)

1.Патент Франции Nt 1554613, кл. G 06 F 11/00, 1968.1.Patent of France Nt 1554613, cl. G 06 F 11/00, 1968. 2.Патент США № 3245049, кл. 340- 172.5, 1966.2. US patent number 3245049, class. 340 172.5, 1966.