SU639135A1 - Pulse recurrence frequency-varying arrangement - Google Patents

Pulse recurrence frequency-varying arrangement

Info

Publication number
SU639135A1
SU639135A1 SU772454273A SU2454273A SU639135A1 SU 639135 A1 SU639135 A1 SU 639135A1 SU 772454273 A SU772454273 A SU 772454273A SU 2454273 A SU2454273 A SU 2454273A SU 639135 A1 SU639135 A1 SU 639135A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
recurrence frequency
pulse recurrence
bus
Prior art date
Application number
SU772454273A
Other languages
Russian (ru)
Inventor
Валерий Эмануилович Штейнберг
Original Assignee
Предприятие П/Я Р-6378
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6378 filed Critical Предприятие П/Я Р-6378
Priority to SU772454273A priority Critical patent/SU639135A1/en
Application granted granted Critical
Publication of SU639135A1 publication Critical patent/SU639135A1/en

Links

Landscapes

  • Bus Control (AREA)

Description

режимом преобразовани . Выходной сигнап снимаетс  с выходной шины 20. Устройство работает спедуюишм образом . Устройство реапиаует два режима работы . В первом режиме импульсный сумматор 1 устанавливаетс  в режим вычит ни  нупевым сигналом, .поданным на шин 19, при sfbM ;п6гйческй® эпеЫёнт И 1О отпираетс  единичным иотенциапом с вь хода погического элемента НЕ 12. На выходную шину 20 устройства поступает чисио- импупьсна  постедшатепьность ра на  разности входной, поданной на входную шину 14, и поступающей с выхода эпемента 5 задержки. Коэффициент пре образовани  устройства в этом режиме опредеп етс  следующим образом; /N N-K N-fV N N :|i /;где Н - выходна  чиспо-ймпупьсна поспедовате rJBHocTbj Ой чйс до импульсов, поступающее с выхода эпемента 5 задержки; 6 - код управгтающего сигнала, откуда, . (,) а коэффициент преобразовани  равен и измен етс  в диапазоне 0|5-1 с точ . -«и костью до 12 5 где и -разр дность кода управп5поще сигнала. Во втором режиме на входную шину 14 подаетс  единичный сигнал, в резупь тате чего запираетс  логический элемен И 1О и отпираетс  погический элемент И 11, Выходна   исло -импупьсна  поспе доватепьность, поступающа  с выхода импульсного сумматора 1 на выходную шину 2О устройства,; образуетс  сумми рованием последовательности исходной .и оступающей с выхода эпемента задержки , а коэффициент преобразовани  при том режиме.равен ) измен етс  в диапазоне от 1 до 2 дискретностью 1 2 Я Устройство реализует коэффциент пребразовани  в расширенном диапазоне зна ений от 0,5 до 2, что расшир ет об пасть его применени  и повышает эффекивность испогаьзовани  оборудовани . ормуна изобретени  Устройство изменени  частоты.следовани  импульсов, содержащее импульсный сумматор, первый счетный вход которого подключен к входной mjHHe,, второй счетный вход - к выходу элемента задержки, а управл ющий вход - к шине управлени , и двоичный умножитель, выход которого соединен с входом эпемента заиер жй;-о-т гг и is щ   тем, что, с целью расширени  значений коэффициентов преобразовани , в него введены логические элементы НЕ, И и ИЛИ, при этом выход логического элемента ИЛИ соединен с входом двоичного умножител , а входы - с выходами логических эпементов И, первьй вход первого из которых подключен к выходу импульсного сумматора второй вход- к выкоду логического эпемента НЕ, первый вход второго логического элемента И - к входной шине, а второй вхоД объединен с входом логического элемента НЕ и подключен к шине управлени . Источники информации, прт1 тые во внимание при экспертизе: 1 За вка Франции № 2249500,кга . Н 03 К 5/156, 27.06,75. 2. За вка №2454274/21, кп. Н ОЗ К 5/156, 1977, по которой прин то решение о выдаче авторского свидете льства.conversion mode. The output signal is removed from the output bus 20. The device operates in a slower way. The device has two modes of operation. In the first mode, the pulse adder 1 is set to the mode of subtracting with a nupevian signal, fed to bus 19, with sfbM; “6yyyyyyyy and 1o” is unlocked with a single iotsentsiapom of the running of the pogic element HE 12. on the difference input, fed to the input bus 14, and coming from the output of epement 5 delay. The conversion rate of the device in this mode is defined as follows; / N N-K N-fV N N: | i /; where H is the output of the rJBHocTbj Oh, before the pulses, coming from the output of the delay 5 epement; 6 - control signal code, from where,. (,) and the conversion coefficient is equal to and varies in the range of 0 | 5-1 with exactly. - “and bones up to 12 5 where and is the size of the control code 5 through the signal. In the second mode, a single signal is supplied to the input bus 14, at the same time the logical element I 1O is locked and the Phenic element 11 is unlocked, the output is impulsed, the output from the pulse adder 1 is output to the output bus 2 of the device ,; is formed by summing the sequence of the initial delay and the output from the output of the delay, and the conversion coefficient in that mode. equal) varies in the range from 1 to 2 with a resolution of 2 2 I The device realizes the conversion coefficient in the extended range of values from 0.5 to 2, which expands the mouth of its application and increases the efficiency of equipment use. The invention of the Device for changing the frequency of pulsing, containing a pulse adder, the first counting input of which is connected to the input mjHHe ,, the second counting input - to the output of the delay element, and the control input - to the control bus, and a binary multiplier, the output of which is connected to the input -o-t yy and is y by the fact that, in order to expand the values of the transformation coefficients, the logical elements NOT, AND and OR are introduced into it, and the output of the logical element OR is connected to the input of the binary multiplier, and the inputs are at The outputs of the logical sequences And, the first input of the first of which is connected to the output of the pulse adder, the second input — to the output of the logical epi- dent — NOT, the first input of the second logical element I — to the input bus, and the second input is connected to the input of the logic element NOT and connected to the control bus. Sources of information taken into account during the examination: 1 French Application No. 2249500, kg. H 03 K 5/156, 27.06,75. 2. For the number 24454274/21, CP. N OZ K 5/156, 1977, according to which a decision was made to issue author’s certificate.

TUSTus

BLBL

SU772454273A 1977-02-17 1977-02-17 Pulse recurrence frequency-varying arrangement SU639135A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772454273A SU639135A1 (en) 1977-02-17 1977-02-17 Pulse recurrence frequency-varying arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772454273A SU639135A1 (en) 1977-02-17 1977-02-17 Pulse recurrence frequency-varying arrangement

Publications (1)

Publication Number Publication Date
SU639135A1 true SU639135A1 (en) 1978-12-25

Family

ID=20696199

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772454273A SU639135A1 (en) 1977-02-17 1977-02-17 Pulse recurrence frequency-varying arrangement

Country Status (1)

Country Link
SU (1) SU639135A1 (en)

Similar Documents

Publication Publication Date Title
ES465443A1 (en) High speed binary and binary coded decimal adder
SU639135A1 (en) Pulse recurrence frequency-varying arrangement
Westcott A note on record times
JPS58129653A (en) Multiplication system
JPS57197961A (en) Conversion system for image data
JPS5557948A (en) Digital adder
SU962971A1 (en) Function generator
SU732884A1 (en) Sino-cosine functional converter
SU839065A1 (en) Device for computing the difference of pulse trains
SU448579A1 (en) Sawtooth generator
SU892677A2 (en) Single-pulse shaper
SU1716507A1 (en) Generator of random numbers
SU1425662A1 (en) Square rooting device
SU1247890A2 (en) Device for determining phase of spectral components
SU1487152A2 (en) Random voltage generator
SU857988A1 (en) Pulse-frequency multiplying device
SU1580351A1 (en) Conveyer device for division of iteration type
JPS5520508A (en) Processor for division
SU746505A2 (en) Device for raising binary numbers to the third power
SU932479A1 (en) Pulse distributor
SU815726A1 (en) Digital integrator
SU881731A1 (en) Binary coded decimal code coder
SU798829A1 (en) Adder
SU557363A1 (en) Multiplier multiplier
JPS5275961A (en) Noise deletion equipment