SU634277A1 - Follow-up digital frequency multiplier - Google Patents
Follow-up digital frequency multiplierInfo
- Publication number
- SU634277A1 SU634277A1 SU772458645A SU2458645A SU634277A1 SU 634277 A1 SU634277 A1 SU 634277A1 SU 772458645 A SU772458645 A SU 772458645A SU 2458645 A SU2458645 A SU 2458645A SU 634277 A1 SU634277 A1 SU 634277A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- follow
- frequency multiplier
- digital frequency
- counter
- period
- Prior art date
Links
Landscapes
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Complex Calculations (AREA)
Description
выход которого соединен с управл ющими входами делител 2 частоты, счетчика 3 и регистра 5.the output of which is connected to the control inputs of frequency divider 2, counter 3 and register 5.
Устройство работает следующим образом .The device works as follows.
Импульсы. Цастоты I, формируемые генератором 1, поступают иа информационный вход счетчика; 4 и через делитель 2 частоы - на информационный вход счетчика 3. Через промежуток времени,-равный периоду входного сигнала Т,, .в счетчике 3 сформируетс код числа „Impulses. Castotes I, generated by generator 1, arrive at the information input of the counter; 4 and through the divider 2 are often sent to the information input of the counter 3. After a period of time equal to the period of the input signal T ,, the number 3 code will be generated in the counter 3
N ..N ..
где п.- коэффициент делени делител 2. По окончании первого периода входного сигнала на управл ющий вход регистра 5 с формировател б поступает импульс, разрешени на Запись и результат N из счетчика 3 переписываетс в регистр 5. Этим же сигналом счетчик 3 и делитель 2 привод тс в исходное нулевое состо ние. В течение второго периода входного сигнала счетчик 3 работает аналогично, а код числа N, записанный в регистре 5, задает коэффициент пересчета коДоуправл емого счетчика 4. Поскольку на Вход счетчика 4 поступают импульсы частйты f, то частота выходных импульсов устройства равнаwhere p. is the division factor of divider 2. At the end of the first period of the input signal, a control pulse is sent to the control input of register 5, the resolution goes to Record and the result N from counter 3 is written to register 5. With the same signal, counter 3 and divider 2 drive TC to the original zero state. During the second period of the input signal, the counter 3 operates in a similar way, and the code of the number N, recorded in register 5, sets the recalculation coefficient of the co-guided counter 4. Since the counter inputs 4 receive impulses of the frequency f, the frequency of the output pulses of the device is
1: one:
f,f,
I ...-ГI ...- G
В последующие периоды устройство работает аналогично, причем в регистр 5 в конце каждого периода входного сигнала переписываетс число из счетчика 3, пропорциональное длительности предыдущего периода.In subsequent periods, the device operates in the same way, and the number from counter 3 proportional to the duration of the previous period is rewritten to register 5 at the end of each period of the input signal.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772458645A SU634277A1 (en) | 1977-03-02 | 1977-03-02 | Follow-up digital frequency multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772458645A SU634277A1 (en) | 1977-03-02 | 1977-03-02 | Follow-up digital frequency multiplier |
Publications (1)
Publication Number | Publication Date |
---|---|
SU634277A1 true SU634277A1 (en) | 1978-11-25 |
Family
ID=20697902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772458645A SU634277A1 (en) | 1977-03-02 | 1977-03-02 | Follow-up digital frequency multiplier |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU634277A1 (en) |
-
1977
- 1977-03-02 SU SU772458645A patent/SU634277A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU634277A1 (en) | Follow-up digital frequency multiplier | |
JPH0140525B2 (en) | ||
SU451989A1 (en) | Digital function generator | |
SU486321A1 (en) | Digital extrapolator | |
SU945964A1 (en) | Pulse repetition frequency multiplier | |
SU809217A1 (en) | Computing device | |
SU560338A1 (en) | Method of converting a digital code to a phase shift between generated and reference voltage | |
SU1557537A1 (en) | Digital generator of harmonic signal having linear law of frequency change | |
SU1298831A1 (en) | Pulse repetition frequency multiplier | |
RU1780090C (en) | Multiplying pulse-width modulator | |
SU375575A1 (en) | DIGITAL MEASUREMENT OF FREQUENCY AND PHASES OF ELECTRIC VIBRATIONS | |
SU370701A1 (en) | ALL-UNION | |
SU666538A1 (en) | Binary-to-binary-decimal code converter | |
SU760181A1 (en) | Tape recorder parameter measuring device | |
SU698029A1 (en) | Shaft angular position-to-code converter | |
SU492879A1 (en) | Multichannel recorder | |
SU421134A1 (en) | DEVICE DIVISION OF FREQUENCY FOLLOWING IMPULSES | |
SU1035787A1 (en) | Code voltage convereter | |
SU645284A1 (en) | Binary code- to-frequency converter | |
SU957260A2 (en) | Device for digital magnetic recording | |
SU1721759A1 (en) | Pwm inverter control method | |
SU643908A1 (en) | Antilogarithmic converter | |
SU516043A1 (en) | Digital non-recursive filter | |
SU508925A1 (en) | Analog-to-digital converter | |
SU1367128A1 (en) | Shaper of multifrequency signal |