SU622198A1 - Pulse recurrence frequency doubler - Google Patents

Description

1one

Изобретение относитс  к вычислительной технике и может быть использовано дл  удвоени  частоты колебаний задающего генератора .The invention relates to computing and can be used to double the oscillation frequency of a master oscillator.

Известный удвоитель частоты следовани  импульсов состоит из ждущего мультивибратора , двух дифференцирующих цепей, подключенных к разным плечам ждущего мультивибратора, и логического элементаThe famous pulse frequency doubler consists of a standby multivibrator, two differentiating circuits connected to different arms of the standby multivibrator, and a logic element

..

Недостатком этого устройства  вл етс  низка  фазова  стабильиость и сложность реализации на цифровых логических элементах .A disadvantage of this device is the low phase stability and complexity of implementation on digital logic elements.

Иаиболее близким техническим рещением к изобретению  вл етс  удвоитель частоты следовани  имлульсов, состо щий из последовательно соединенных ждущего мультивибратора , дифференцирующего элемента и логического элемента HJiH {2J.And the closest technical solution to the invention is an impulse frequency doubler, consisting of a series-connected pending multivibrator, a differentiating element and a logic element HJiH {2J.

Недостатком этого устройства  вл етс  низка  фазова  стабильность умножени  вследствие того, что синхронизаци  выходных колебаний происходит один раз за период входных колебаний, а также сложность реализации на цифровых логических элементах.A disadvantage of this device is the low phase stability of multiplication due to the fact that the synchronization of the output oscillations occurs once per period of the input oscillations, as well as the complexity of implementation on digital logic elements.

Целью изобретени   вл етс  увеличение фазовой стабильности умнол ени .The aim of the invention is to increase the phase stability of multiplication.

Цель достигаетс  тем, что в удвоитель The goal is achieved by the fact that in the doubler

частоты следовани  импульсов, содержащий ждущий мультивибратор, вход которого соединен с входной щиной, введены дополнительный ждущий мультивибратор и логические элементы НЕ и И-НЕ, при этом вход логического элемента НЕ соединен со входом ждущего мультивибратора, выход- со входом дополнительного ждущего мультивибратора , а выходы ждущих мультивибраторов соеднпены со входами логического элемента И-НЕ.pulse frequency, containing a standby multivibrator, whose input is connected to the input width, an additional standby multivibrator and logical elements NOT and NAND are introduced, while the input of the logic element is NOT connected to the input of the waiting multivibrator, the output is with the input of the additional standby multivibrator, and the outputs waiting multivibrators are connected to the inputs of the NAND gate.

На чертеже представлена электрическа  схема предлагаемого удвоител  частоты следовани  импульсов.The drawing shows the electrical circuit of the proposed pulse frequency doubler.

Удвоитель частоты следовани  импульсов выполнен на элементах транзисторно-транзисторной логики и содержит логический элемент НЕ 1, ждущие мультивибраторы 2, 3, выполненные на логических элементах И-НЕ 4-б, 7-9 соответственно, н логический элемент И-НЕ 10, входную шину И, конденсаторы 12 и 13.The pulse frequency doubler is made on the elements of transistor-transistor logic and contains a logical element NOT 1, waiting for multivibrators 2, 3, executed on the logical elements AND-NOT 4-b, 7-9, respectively, and the logical element AND-NOT 10, the input bus And, capacitors 12 and 13.

Входна  щина 11 подключена ко входу ждущего мультивибратора 3 непосредственно , а к входу ждущего мультивибратора 2- через логический элемент НЕ 1. Выходы ждущих мультивибраторов 2, 3 подключены к входам логического элемента И-НЕ 10, выход которого  вл етс  выходом удвоител .Input 11 is connected to the input of the standby multivibrator 3 directly, and to the input of the standby multivibrator 2 through the logical element NOT 1. The outputs of the waiting multivibrator 2, 3 are connected to the inputs of the logical element IS-NOT 10, the output of which is the output of the doubler.