SU615492A1 - Arrangement for checking and diagnosis of logic unit faults - Google Patents
Arrangement for checking and diagnosis of logic unit faultsInfo
- Publication number
- SU615492A1 SU615492A1 SU762400645A SU2400645A SU615492A1 SU 615492 A1 SU615492 A1 SU 615492A1 SU 762400645 A SU762400645 A SU 762400645A SU 2400645 A SU2400645 A SU 2400645A SU 615492 A1 SU615492 A1 SU 615492A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- unit
- output
- inputs
- outputs
- Prior art date
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
Description
ми информационным и: входами блока регистрации.mi information and: inputs of the registration unit.
На чертеже показана блок-схема устройства дл одного выхода контро (Лируемого блока.The drawing shows a block diagram of a device for one counter output (Liruyuschey block.
Устройство содержит блок управлени - 1, счетчик 2, эталонный блок 3, контролируемый логический блок 4, блок сравнени 5, блок регистрации блок совпадени 7, первый 8 и второй 9 элементы задержки, элемент ИЛИ 10, первый 11 и второй 12 триггеры- и блок индикации 13.The device contains a control unit - 1, a counter 2, a reference block 3, a controlled logic block 4, a comparison block 5, a registration block, a match block 7, the first 8 and second 9 delay elements, the OR 10 element, the first 11 and second 12 trigger and block indications 13.
Устройство работает следующим образом.The device works as follows.
Синхронный блок управлени 1 выдает сигнал установки нул на счетчик 2, эталонный блок 3, блок 4 и блок регистрации 6. Следующий тактовый сигнал установки контрольных наборов с блока 1 переводит счетчик в положение, определ ккцее контрольный набор на информационных входах эталонного блока 3 и контролируемого блока 4. Этот же сигнал поступает . На первый элемент задержки 8. Выход каждого разр да счетчика 2 соединен с одноименными входами эталонного и контролируемого блоков и блока регистрации 6. Выходы контролируемого и эталонного блоков подключены к соответствующим входам блока сравнени 5, кроме того выходы контролируемого блока подключены ко входам блока регистрации 6. Сигналы неисправности , которые по вл ютс на выходах блока сравнени 5, в зависимости от момента опроса, могут свидетельствовать о неисправности как по быстродействию, так и по функционированию , дSynchronous control unit 1 generates a zero setting signal on counter 2, reference block 3, block 4 and recording block 6. The next clock signal for setting control sets from block 1 sets the counter to the position defined by the control set on the information inputs of the reference block 3 and the monitored block 4. The same signal arrives. To the first delay element 8. The output of each bit of counter 2 is connected to the same inputs of the reference and monitored blocks and the recording unit 6. The outputs of the monitored and reference blocks are connected to the corresponding inputs of the comparison unit 5, besides the outputs of the monitored block are connected to the inputs of the recording unit 6. Fault signals that appear at the outputs of the comparison unit 5, depending on the time of the survey, may indicate a malfunction both in speed and in operation, d
. Сигнал опроса с первого элемента задержки 8, настроенного на проверку контролируемого блока по быстродействию , поступает на вход триггера 11 неисправности по быстродействию и через элемент ИЛИ 10 на первые входы элементов 7, Если на выходе блока 4 присутствует сигнал неисправности , то на соответствующем выходе блока сравнени 5 по витс сигнал рассогласовани , который приведет триггер 11 в состо ние , и в блоке индикации 13, состо щем из усилителей мощности и ламп индикации , загоритс соответствующа лампа. Сигналопроса свыхода задержки 8 поступает на вход второго элемента задержки 9, настроенный на проверку контролируемого, блока по функционированию. Второй сигнал опро поступает на вход триггера 12 неисправности по функционированию и чере элемент ИЛИ 10 на вход блока совпадени 7. Если на каком-то из выходов блока 4 имеетс неисправность по их функционированию, то импульс с выхода 7 переведет триггер 12 в состо ние . ив блоке 13 загоритс соответствующа лампа.. The polling signal from the first delay element 8, configured to check the monitored unit for speed, enters the trigger input 11 of the malfunction in speed and through the element OR 10 to the first inputs of the elements 7, If the output of block 4 has a fault signal, then the corresponding output of the comparison unit 5, a mismatch signal is shown which will cause the trigger 11 to go into state, and in the display unit 13, consisting of power amplifiers and indication lamps, the corresponding lamp will light up. The signal interrogation of the output delay 8 is fed to the input of the second delay element 9, which is configured to check the monitored unit in operation. The second signal is fed to the trigger input 12 of the malfunction and over the element OR 10 to the input of the coincidence block 7. If one of the outputs of block 4 has a malfunction according to their functioning, the pulse from the output 7 will switch the trigger 12 into the state. And in block 13, the corresponding lamp lights up.
Таким образом, если сработал только триггер 11, то имеетс неисправность по быстродействию по данному выходу, если сработал триггер 12, то имеетс неисправность по функционированию , если сработали оба триггера , то имеетс неисправность и по быстродействию и по функционированию, если триггеры не сработали, то объект контрол по реакции на данный тест исправен.Thus, if only trigger 11 worked, then there is a malfunction in speed at this output, if trigger 11 triggered, then there is a malfunction in operation, if both triggers are triggered, then there is a malfunction in speed and in functioning, if the triggers did not work, then The control object by the reaction to this test is in good condition.
Сигналы о неисправности поступают на входы блока управлени 1, свидетельству о необходимости регистрации данного цикла проверки, а сигналы конкретной неисправности с единичных выходов триггеров поступают в блок регистрации, который по тактовым сигналам с блока 1 осуществл ет регистрацию контрольного теста, состо ний выходов контролируемого блока и выходов, на которых обнаружены неисправности по быстродействию и по функционированию.The malfunction signals are fed to the inputs of the control unit 1, evidence of the need to register this verification cycle, and the signals of a specific malfunction from the single outputs of the triggers go to the registration unit, which, using the clock signals from block 1, registers the control test, the output states of the monitored unit and exits on which malfunctions on speed and on functioning are found.
Устройство позвол ет совместить контроль логических блоков по быстродействию и на функционирование, что позвол ет более полно диагностировать неисправности.The device allows to combine the control of logic blocks in terms of speed and operation, which allows to more fully diagnose faults.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762400645A SU615492A1 (en) | 1976-08-23 | 1976-08-23 | Arrangement for checking and diagnosis of logic unit faults |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762400645A SU615492A1 (en) | 1976-08-23 | 1976-08-23 | Arrangement for checking and diagnosis of logic unit faults |
Publications (1)
Publication Number | Publication Date |
---|---|
SU615492A1 true SU615492A1 (en) | 1978-07-15 |
Family
ID=20675648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762400645A SU615492A1 (en) | 1976-08-23 | 1976-08-23 | Arrangement for checking and diagnosis of logic unit faults |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU615492A1 (en) |
-
1976
- 1976-08-23 SU SU762400645A patent/SU615492A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU615492A1 (en) | Arrangement for checking and diagnosis of logic unit faults | |
SU1298771A2 (en) | Signature analyzer | |
SU972420A1 (en) | Device for checking circuit integrity | |
SU548862A1 (en) | Device for diagnosing faults in logic circuits | |
SU1683051A1 (en) | Trainer for operators | |
SU1667242A2 (en) | Counter fitness testing device | |
SU970283A1 (en) | Device for locating malfunctions in logic assemblies | |
SU942115A1 (en) | Device for testing shaft angular position-to-code converters | |
SU728134A1 (en) | Logic circuit testing device | |
SU1388871A1 (en) | Device for checking and diagnostics of digital units | |
SU942025A1 (en) | Device for discrete object checking and diagnostics | |
SU1656540A1 (en) | Device for digital unit testing | |
SU1481772A1 (en) | Device for fixing unstable failures | |
SU883918A1 (en) | Device for diagnosis of digital unit failure | |
SU584323A1 (en) | System for checking information-transmitting units | |
SU1062623A1 (en) | Device for checking pulses | |
SU1234841A1 (en) | Device for checking logic units | |
SU1236428A1 (en) | Device for diagnostic testing of technical objects | |
SU441532A1 (en) | Device for detecting faults in logic circuits | |
SU1279063A1 (en) | Device for automatic checking of shaft turn angle-to-digital converter | |
RU1837294C (en) | Device for testing shift register | |
SU1466007A1 (en) | Device for monitoring counter operability | |
SU1751720A1 (en) | Device for monitoring multichannel object | |
SU1275447A2 (en) | Device for checking source of sequential pulses | |
SU840817A1 (en) | Device for diagnosis of automatic control system |