SU608154A1 - N-digit binary number comparing arrangement - Google Patents
N-digit binary number comparing arrangementInfo
- Publication number
- SU608154A1 SU608154A1 SU762409179A SU2409179A SU608154A1 SU 608154 A1 SU608154 A1 SU 608154A1 SU 762409179 A SU762409179 A SU 762409179A SU 2409179 A SU2409179 A SU 2409179A SU 608154 A1 SU608154 A1 SU 608154A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- binary number
- digit binary
- elements
- number comparing
- inputs
- Prior art date
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ti-РАЗРЯДНЫХ ДЮИЧНЫХ ЧИСЕЛ(54) DEVICE FOR COMPARISON of ti-BIT DUIC NUMBERS
Изобретение относитс к области автоматики и вычислительной техники, оно предназначено дл сравнени двоичных чисел и может быть использовано при реализации технических средств цифровой автоматики и вычислительной техникн.The invention relates to the field of automation and computer technology, it is intended to compare binary numbers and can be used in the implementation of digital automation and computing technology.
Известно устройство сравнени двух многоразр дных двоичных чисел, которое позвол ет решать задачу определени условий А В, А В и А В. Поразр дный узел сравнени устройства выполнен на двух элементах И и двух элементах И-НЕ 1J.A device for comparing two multi-digit binary numbers is known, which allows solving the problem of determining the conditions А В, А В and А B. The bit unit of the device comparison is made on two AND elements and two AND-1J elements.
Недостатком его вл етс относительна сложность технической реализации.The disadvantage of it is the relative complexity of the technical implementation.
Наиболее близким техническим решением К предложенному вл етс устройство, содержащее поразр дные узлы сравнени , состо щие из элементов И-НЕ, И, два многовходоВых элемента НЕ-ИЛИ 2.The closest technical solution to the proposed device is a device that contains bitwise comparison units, consisting of AND-NOT, AND elements, two multiple-entrance elements NOT-OR 2.
Недостатком этого устройства вл етс невысокое быстродействие, которое определ етс последовательной структурой формировани вы ходных сигналов А$ВиА В в выходной части устройства. Кроме того, устройство не обеспечивает однозначности считывани признака «меньше (А В), так как на вь ходиой шине 10 в исходном состо нии устройства (доA disadvantage of this device is the low speed, which is determined by the sequential structure of the formation of output signals A $ B A B in the output part of the device. In addition, the device does not ensure the unambiguity of reading the sign "less (A B), because on the i-bus 10 in the initial state of the device (up to
поступлени сигнала разрешени сравнени ) имеет место код признака А Вreceipt of the comparison resolution signal) the code of the sign A B
Целью изобретени вл етс повышение быстродействи устройства.The aim of the invention is to improve the speed of the device.
Это достигаетс тем, что в предложеином 5 устройстве в каждом i-том (i 1 - п) поразр дном узле сравнени входные шины A и В, сравниваемых чисел соединены со входами перёого элемента И--НЕ, а входные шины А; и В,- подклк)чены ко входам второго Э1пементаThis is achieved by the fact that in sentence 5 the device in each i-volume (i 1 - n), by the bitwise comparison node, input bus A and B of the compared numbers are connected to the inputs of the first element AND - HE, and the input bus A; and B, are connected to the inputs of the second terminal.
-НЕ, третьи входы элементов И-НЕ и один из входов элемента И соединены с выходом элемента И (J - 1)-го поразр дного узла сравнени , выходы первого и второго элементов И-НЕ в каждом поразр дном узле сравнени соединены с другими входами элемента И н со входами первого и второго элементов НЕ-ИЛИ соответственно.-NON the third inputs of the NAND elements and one of the inputs of the AND element are connected to the output of the AND element (J - 1) -th bit comparison node, the outputs of the first and second AND-NE elements in each bit node of the comparison are connected to other inputs element And n with the inputs of the first and second elements are NOT-OR, respectively.
функциональна схема устройства приведена на чертеже.functional diagram of the device shown in the drawing.
Устройство содержит поразр дные узлыThe device contains porazdnye sites
сравнени I, состо щие из элементов И-НЕ 2, 3 и элемента И 4, многовходовые элементы НЕ-ИЛИ 5, 6, управл вший вход 7, информационные входы 8, 9 пр мого и инверсного значений разр дов первого числа соответственно , информационные входы 10, П пр мого и инверсного значений разр дов второго числаComparison I, consisting of elements AND-HE 2, 3 and element AND 4, multi-input elements NOT-OR 5, 6, control input 7, information inputs 8, 9 of the direct and inverse values of the first number bits, respectively, information inputs 10, P direct and inverse values of bits of the second number
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762409179A SU608154A1 (en) | 1976-10-04 | 1976-10-04 | N-digit binary number comparing arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762409179A SU608154A1 (en) | 1976-10-04 | 1976-10-04 | N-digit binary number comparing arrangement |
Publications (1)
Publication Number | Publication Date |
---|---|
SU608154A1 true SU608154A1 (en) | 1978-05-25 |
Family
ID=20678759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762409179A SU608154A1 (en) | 1976-10-04 | 1976-10-04 | N-digit binary number comparing arrangement |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU608154A1 (en) |
-
1976
- 1976-10-04 SU SU762409179A patent/SU608154A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3241114A (en) | Comparator systems | |
SU608154A1 (en) | N-digit binary number comparing arrangement | |
US4564772A (en) | Latching circuit speed-up technique | |
KR880011656A (en) | Resistor circuit | |
KR940001556B1 (en) | Digital signal processing apparatus | |
US3909783A (en) | Coded information signal forming apparatus | |
SU473181A1 (en) | Device for comparing binary numbers | |
SU691847A1 (en) | Device for comparing numerals | |
SU1083198A1 (en) | Operational module | |
SU902073A1 (en) | Associative storage device | |
SU796840A1 (en) | Device for determining number position on numerical axis | |
SU1361541A1 (en) | Device for comparing numbers | |
SU694859A1 (en) | Device for comparing two n-digit binary numbers | |
SU943693A1 (en) | Data input device | |
SU902282A1 (en) | Device for receiving information through two parallel communication channels | |
SU610100A1 (en) | Sensor interrogation device | |
SU1481735A2 (en) | Data input device | |
SU900280A1 (en) | Device for comparison of binary numbers | |
SU1269143A1 (en) | Information input device | |
SU864279A1 (en) | Number comparator | |
SU1203602A1 (en) | Storage | |
SU1201855A1 (en) | Device for comparing binary numbers | |
SU972490A1 (en) | Data input device | |
SU1531172A1 (en) | Parallel asynchronous register | |
SU1053100A1 (en) | Device for determining average value of odd set of of number |