SU603988A1 - Cubic root extracting arrangement - Google Patents
Cubic root extracting arrangementInfo
- Publication number
- SU603988A1 SU603988A1 SU762317237A SU2317237A SU603988A1 SU 603988 A1 SU603988 A1 SU 603988A1 SU 762317237 A SU762317237 A SU 762317237A SU 2317237 A SU2317237 A SU 2317237A SU 603988 A1 SU603988 A1 SU 603988A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- bit
- code
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
-ILK 6, формирователь 7 импульсов, накапливающий сумматор 8, вход 9, выход 10, шину 1 установки в единичное состо ние.-ILK 6, driver 7 pulses, accumulating adder 8, input 9, output 10, bus 1 of installation to one state.
В основу алгоритма работы устройства положено итерационное выражениеThe algorithm of the device is based on an iterative expression
пз -(п-1)з 3п(п-1) + 1, (1) где п 1,2,3.... pz - (p-1) s 3p (p-1) + 1, (1) where n 1,2,3 ....
Если учесть, что произзедение Zi вл етс суммой (п-1)-ньгх членов арифметическойIf we consider that the production of Zi is the sum of the (n-1) -ng members of the arithmetic
прогрессии вида Si ao + gi при ао 0 и g 1,progression of the form Si ao + gi with ao 0 and g 1,
/7fr-jj -J т . е. г можно записать. „ j/ 7fr-jj -J t. e. d can be written. „J
пЗ - (п-1)3 2; 3i+l (2) Будем считать, что п т, тогда итерационное выражгуие () может быть использовано дл построени устройства, осуществл ющего вычисление п , где - цела часть числа.pz - (p-1) 3 2; 3i + l (2) We will assume that n m, then the iterative expression () can be used to build a device that performs the calculation of n, where is a part of the number.
Устройство работает следующим образом.The device works as follows.
В исходном положении все разр ды счетчика 1 установлены в единичное, а разр ды счетчика 6 и накапливающего сумматора 8 - в нулевое состо ние. Триггео 3 также установлен в нулевое состо ние. Число т, из которого извлекают корень третьей степени, подаетс в числоимпульсном коде на вход 9 устройства. При поступлении первого импульса входной последовательности счетчик 1 переполн етс и импульс переполнени с выхода этого счетчика поступает на элемент задержки 2 и первый вход элемента ИЛИ 5. С выхода элемента ИЛИ 5 импульс переполнени поступает на счетный вход счетчика 6, тем самым записыва в нем единицу. Через врем г, определ емое элементом задержки 2, импульс поступает на счетный вход триггера 3, первый вход элемента И 4 и вход формировател 7 импульса из перепада напр жени . Задним фронтом этого импульса триггер 3 устанавливаетс в единичное состо ние и запускаетс формирователь 7 импульсов, а так как перед этим триггер находилс в нулевом состо нии, через элемент И 4. импульс не проходит. Формирователь импульсов 7 вырабатывает импульс длительностью т«., который поступает на тактирующий вход суммировани накапливающего су.мматора 8 и тактирующий вход записи счетчика 1. Код, равный трем, сформированный на информационных входах накапливающего сумматора триггером 3 и первым разр дом счетчика 6, записываетс в накапливающий сумматор, инверсный код накапливающего сумматора переписываетс в счетчик 1 со сдвигом на один разр д в сторону старщих, а в младший разр д счетчика записываетс единица. Тем самым в счетчике 1 будет сформирован код, дополнительный до семи, и при поступлении на этот счетчик последующих импульсов входного кода очередной сигнал переполнени на его выходе сформируетс при поступлении импульса, номер которого во входной последовательности равен 1 + 7 8. С выхода счетчика 1 импульс переполнени поступает на элемент задержки 2, а также через элемент ИЛИ 5 - на счетчик 6, тем самым формиру в счетчике 6 код, равный двум. Импульс с выхода элемента задержки 2 поступает на счетный вход триггера 3, вход фор.мировател импульсов 7, а гакже через открытый элемент И 4 и элемент ИЛИ 5на счетный вхОд счетчика 6, тем самым формиру в этом счетчике код, равный трем. Задним фронтом задержанного импульса триггер 3 устанавливаетс в нулевое состо ние, и запускаетс формирователь импульсов 7. Выходным импульсом этого формировател код, равный шести , добавл етс к содержимому накапливающего сумматора, в результате чего в накапливающем сумматоре фор.мируетс код, равный дев ти . Этим же импульсом, инверсный код накапливающего сумматора переписываетс в счетчик 1 со сдвигом на один разр дв сторону старших,In the initial position, all bits of the counter 1 are set to one, and the bits of the counter 6 and accumulating adder 8 are set to the zero state. Triggeo 3 is also set to zero. The number, t, from which the third-degree root is extracted, is supplied in the number-pulse code to the input 9 of the device. When the first pulse of the input sequence arrives, the counter 1 overflows and the overflow pulse from the output of this counter goes to delay element 2 and the first input of the OR element 5. From the output of the OR 5 element, the overflow pulse arrives at the counting input of counter 6, thereby writing one into it. After time r, determined by the delay element 2, the pulse arrives at the counting input of the trigger 3, the first input of the element 4, and the input of the pulse shaper 7 from the voltage drop. With the falling edge of this pulse, the trigger 3 is set to one state and the pulse shaper 7 is started, and since before this the trigger was in the zero state, the pulse 4 does not pass through the pulse. The pulse shaper 7 generates a pulse with a duration t ".", Which is fed to the clocking input of the accumulating sum.mattor 8 and the clocking input of the counter 1 record. the accumulating adder, the inverse code of the accumulating adder is rewritten into counter 1 with a shift of one bit in the direction of the seniors, and one is recorded in the lower digit of the counter. Thus, in code 1, an additional code will be generated up to seven, and when the following pulses of the input code arrive at this counter, the next overflow signal at its output will be generated when a pulse arrives, the number of which in the input sequence is 1 + 7 8. From the counter output 1 pulse overflow enters the delay element 2, as well as through the element OR 5 - to the counter 6, thereby forming a code equal to two in the counter 6. The pulse from the output of the delay element 2 is fed to the counting input of the trigger 3, the input of the pulse shaping device 7, and also through the open element AND 4 and the element OR 5 to the counting input of counter 6, thereby forming a code equal to three in this counter. By the falling edge of the delayed pulse, the trigger 3 is set to the zero state, and the pulse shaper 7 is triggered. With the output pulse of this driver, a code of six is added to the contents of the accumulating adder, resulting in a nine-time form in the accumulating adder. By the same pulse, the inverse code of the accumulating adder is rewritten into counter 1 with a shift by one bit of the direction of the seniors,
а в младщий разр д счетчика записываетс единица. Тем самым в счетчике 1 будет сфор .мирован код, дополнительный до дев тнадцати. При .поступлении на счетчик I последующих импульсов входного Кода очередной сигнал переполнени на его выходе сформируетс при поступлении импульса входной последовательности , номер которого равен 8+19 27.and one is written to the younger digit of the counter. Thereby, in the counter 1, a code will be generated that is additional to nine-nineteen. When the following I pulses of the input code reach the counter I, the next overflow signal at its output will be formed when a pulse of the input sequence arrives, the number of which is 8 + 19 27.
Таким образом, в соответствии со структурой выражени (2) счетчик 6 совместно с элементами 2, 3, 4, 5 осуществл ет вычислениеThus, in accordance with the structure of expression (2), counter 6, together with elements 2, 3, 4, 5, performs the calculation
члена 31, накапливающий сумматор 8 осуществл ет вычисление суммы Z3i, а в счетчике 1 при его очередном переполнении записываетс дополнительный код числа, равногоmember 31, accumulating adder 8 performs the calculation of the sum Z3i, and in the next overflow in counter 1, an additional code of the number equal to
ti -i 22 Si + 1. При этих услови х сигналы переполнёии на выходе счетчика I формируютс при поступлении тех импульсов входного кода, номера которых представл ют значени куба целого числа. Результат вычислений снимаетс в виде числоимпульсного кода с выхода устройства 10 и может быть представлен в виде парал лельного двоичного чли двоично-дес тичного кода , если к этому выходу подключить соответствующий счетчик.ti -i 22 Si + 1. Under these conditions, overflow signals at the output of counter I are generated upon receipt of those input code pulses, the numbers of which represent the cube values of an integer. The result of the calculation is taken in the form of a number-pulse code from the output of device 10 and can be represented as a parallel binary binary-decimal code, if an appropriate counter is connected to this output.
Дл обеспечени работы устройства без сбоев необходимо обеспечить следующие временные соотношени .To ensure the operation of the device without failures, it is necessary to ensure the following time relationships.
Длительность импульса переполнени Ги.формируемого на выходе счетчика 1, должнаThe pulse duration of the overflow of the Gi formed at the output of the counter 1 should
обеспечивать устойчивое срабатывание используемых счетных триггеров. Врем задержки tj должно выбиратьс из соотнощени ., где TO - .максимальное врем задержки распространени используемых логических элементов. Длительность импульса ь,.,ensure steady operation of the used counting triggers. The delay time tj must be chosen from the ratio, where TO is the maximum propagation delay of the logic elements used. Duration of impulse
вырабатываемого формирователем 7, определ етс максимальной длительностью переходных процессов в счетчике 6 и накапливающем сумматоре 8. Период следовани импульсов входной последовательности должен удовлетвор тьproduced by shaper 7, is determined by the maximum duration of transients in counter 6 and accumulator 8. The pulse repetition period of the input sequence must satisfy
соотнощению т т г г -ь С(, где т - мак симальна длительность переходных процессов в счетчике 1. Быстродействие устройства определ етс в первую очередь динамическими свой ства.ми используемых логических элементов, а также динамическим диапазоном значенийthe ratio of t gd s (where t is the maximum duration of transient processes in the counter 1. The device’s speed is determined primarily by the dynamic properties of the logic elements used, and also by the dynamic range of values
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762317237A SU603988A1 (en) | 1976-01-22 | 1976-01-22 | Cubic root extracting arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762317237A SU603988A1 (en) | 1976-01-22 | 1976-01-22 | Cubic root extracting arrangement |
Publications (1)
Publication Number | Publication Date |
---|---|
SU603988A1 true SU603988A1 (en) | 1978-04-25 |
Family
ID=20646573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762317237A SU603988A1 (en) | 1976-01-22 | 1976-01-22 | Cubic root extracting arrangement |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU603988A1 (en) |
-
1976
- 1976-01-22 SU SU762317237A patent/SU603988A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU603988A1 (en) | Cubic root extracting arrangement | |
SU1023323A1 (en) | Device for cube root extraction | |
SU393742A1 (en) | DEVICE FOR SPATIAL-TEMPORAL SEISMIC ANALYSIS | |
SU1120321A1 (en) | Device for extracting 7-th root of number | |
SU653746A1 (en) | Binary pulse counter | |
SU748880A1 (en) | Pulse recurrence rate divider with variable division factor | |
SU508940A1 (en) | Binary counter | |
SU741474A2 (en) | Controllable frequency divider | |
SU645152A1 (en) | Binary number comparing arrangement | |
SU567208A2 (en) | Multidigit decade counter | |
SU1084800A2 (en) | Parity check device for binary code | |
SU743036A1 (en) | Digital information shifting device | |
SU1397936A2 (en) | Device for combination searching | |
SU1531172A1 (en) | Parallel asynchronous register | |
SU395833A1 (en) | DEVICE FOR DETERMINING THE BIGGEST NUMBER OF DIFFERENCE | |
GB1343643A (en) | Apparatus for shifting digital data in a register | |
SU997240A1 (en) | Delay device | |
SU390671A1 (en) | ALL-UNION RATXt *! '! •'! '”••' t" ';.';?! ^ :: ii; ^ if and | |
SU440795A1 (en) | Reversible binary counter | |
SU922765A1 (en) | Device for determining probability distribution laws | |
US3011712A (en) | Digital computing engines | |
SU491129A1 (en) | Device for raising binary numbers to the third degree | |
SU864279A1 (en) | Number comparator | |
SU1109755A1 (en) | Device for forming and storing residues of numbers to the modulus 3 | |
SU634276A1 (en) | Storing adder |