SU602945A1 - Pulse-frequency multiplier-divider - Google Patents
Pulse-frequency multiplier-dividerInfo
- Publication number
- SU602945A1 SU602945A1 SU752198023A SU2198023A SU602945A1 SU 602945 A1 SU602945 A1 SU 602945A1 SU 752198023 A SU752198023 A SU 752198023A SU 2198023 A SU2198023 A SU 2198023A SU 602945 A1 SU602945 A1 SU 602945A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- frequency
- pulse
- output
- trigger
- Prior art date
Links
Landscapes
- Feedback Control In General (AREA)
Description
4, второй вход которого, соединен с единичным выходом второго триггера 3, выход соединён с нулевым входом первого триггера 1. Нулевой выход первого триггер-а 1 соединен с одним из входов второго элемента И-НЕ 5, второчи вход которого вл етс вторым входом устройства (вход делител - частота 2), а выход соединен с нулевым входом второго триггера 3, единичный выход которого соединен с выходом третьего элемента И-НЕ 6, второй вход которого вл етс третьим входом устройства (вход сомножител - частота РЗ), а выход - выходом всего устройства.4, the second input of which is connected to the unit output of the second trigger 3, the output is connected to the zero input of the first trigger 1. The zero output of the first trigger 1 is connected to one of the inputs of the second AND-HE element 5, the second input of which is the second input of the device (divider input is frequency 2), and the output is connected to the zero input of the second flip-flop 3, the unit output of which is connected to the output of the third IS-NE 6 element, the second input of which is the third input of the device (input of the multiplier is RZ frequency) and output of the entire device.
Устройство работает следующим образом.The device works as follows.
На первый вход устройства поступают импульсы частоты FI, на второй - импульсы частоты FS, на третий вход - импульсы частоты РЗКаждый входной импульс частоты Pi устанавливает первый триггер 1 в единичное состо ние , при котором с его единичного выхода на вход первого элемента И-НЕ 2 поступает разрешающий потенциал. Поэтому первый после прихода разрешающего потенциала с первого триггера 1 импульс частоты F; проходит через второй элемент И-НЕ 2 и устанавливает второй триггер 3 в единичное состо ние. При этом на третий элемент И-НЕ 6 поступает разрешающий потенциал и открывает его, импульсы частоты F,j начинают проходить на выход устройства . Задним фронтом первого импульса частоты F.) первый триггер 1 через четвертый элемент И-НЕ 4 устанавливаетс в нулевое состо ние. При этом на второй элемент И-НЕAt the first input of the device, FI frequency pulses are received, at the second — FS frequency pulses, at the third input — RZK frequency pulses, each input frequency pulse Pi sets the first trigger 1 to one state, at which from its single output to the input of the first element IS – NE 2 resolving potential arrives. Therefore, the first after the arrival of the resolving potential from the first trigger 1 pulse frequency F; passes through the second element AND-NOT 2 and sets the second trigger 3 to the one state. In this case, the resolving potential arrives at the third element IS-HE 6 and opens it, the frequency pulses F, j begin to pass to the output of the device. The trailing edge of the first pulse frequency F.) the first trigger 1 through the fourth element AND NOT 4 is set to the zero state. At the same time, the second element is NOT
5с нулевого выхода первого триггера 1 подаетс разрещающий потенциал, который открывает его; с единичного выхода на второй элемент И-НЕ 2 в это врем подаетс запрещающий потенциал, закрывающий его. В результате этого второй импульс частоты Fj проходит через открытый второй элемент И-НЕ 5 и устанавливает первый триггер 3 в нулевое состо ние, при этом на третий элемент И-НЕ5c, the zero output of the first trigger 1 is supplied by the permissive potential, which opens it; At this time, a inhibitory potential is applied from the unit output to the second element IS-NE 2, which covers it. As a result, the second frequency pulse Fj passes through the open second AND-NOT element 5 and sets the first trigger 3 to the zero state, while the third AND-NOT element
6поступает запрещающий потенциал и закрывает его после чего импульсы частоты F не проход т на выход устройства. Таким образом третий элемент И-НЕ 6 открываетс только на врем периода частоты после прихода каждого импульса частоты Fi.6, the inhibitory potential enters and closes it, after which the frequency pulses F do not pass to the output of the device. Thus, the third element IS-NE 6 is opened only for the time period of the frequency after the arrival of each frequency pulse Fi.
В течение этого периода на выход устройства приход т импульсы частоты РЗ, число которых равно n F3/F;. Пачки этих импульсов следуют с частотой Fi. Поэтому количество импульсов в единицу вре.мени, или средн частота импульсов в единицу времени, или средн частота импульсов на выходе устройства равнаDuring this period, pulses of the RE frequency, the number of which is equal to n F3 / F; Packs of these pulses follow with frequency fi. Therefore, the number of pulses per unit time, or the average frequency of pulses per unit of time, or the average frequency of pulses at the output of the device is equal to
ГгГзGGGS
(I)(I)
F,-n-F,5 Из соотношени (1) следует, что предлагаемое устройство реализует множительно-делительную операцию над частотно-импульсными сигналами Fi, р2, Fj. Условием нормальной работы устройства вл етс выполнение соотнощени F, -n-F, 5 From relation (1), it follows that the proposed device implements a multiplication-division operation over the frequency-pulse signals Fi, p2, Fj. The condition for the normal operation of the device is to perform the ratio
,. (2) Предлагаемое устройство реализовано на восьми элементах И-НЕ двухвходовых, в то врем как дл реализации известного устройства , даже без дешифратора, на интегральных 5 клапанах необходимо, по крайней мере, дес ть двухвходовых и один трехвходовой клапан И-НЕ. Это исходит из того, что простейший триггер с раздельными входами (RS-триггер) состоит из двух клапанов И-НЕ, а простейший триггер со счетным входом (D-счетный триггер) из п ти двухвходовых и одного трехвходового клапана., (2) The proposed device is implemented on eight AND-NOT two-input elements, while to realize a known device, even without a decoder, on integral 5 valves, at least ten two-input and one three-input AND-NOT valve are required. This assumes that the simplest trigger with separate inputs (RS-flip-flop) consists of two AND-NOT valves, and the simplest flip-flop with a counting input (D-counting flip-flop) of five two-input and one three-input valve.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752198023A SU602945A1 (en) | 1975-12-08 | 1975-12-08 | Pulse-frequency multiplier-divider |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU752198023A SU602945A1 (en) | 1975-12-08 | 1975-12-08 | Pulse-frequency multiplier-divider |
Publications (1)
Publication Number | Publication Date |
---|---|
SU602945A1 true SU602945A1 (en) | 1978-04-15 |
Family
ID=20640020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU752198023A SU602945A1 (en) | 1975-12-08 | 1975-12-08 | Pulse-frequency multiplier-divider |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU602945A1 (en) |
-
1975
- 1975-12-08 SU SU752198023A patent/SU602945A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
IE38125B1 (en) | Improvements in or relating to electrical filters | |
SU602945A1 (en) | Pulse-frequency multiplier-divider | |
US4495630A (en) | Adjustable ratio divider | |
SU813749A1 (en) | Selector of pulses by duration | |
SU1170600A1 (en) | Device for time separating of two pulse signals | |
SU601828A1 (en) | Redundancy frequency divider | |
SU763895A1 (en) | Pulse-frequency subtractor | |
SU1095376A1 (en) | Device for synchronizing pulse signals | |
SU744906A1 (en) | Low-frequency signal frequency multiplier | |
SU944098A1 (en) | Pulse-width modulator | |
SU653746A1 (en) | Binary pulse counter | |
SU1083342A1 (en) | Filter of symmetrical components of system of phased signals | |
SU561297A1 (en) | Frequency divider | |
SU1034164A1 (en) | Anticoincidence device | |
SU783961A1 (en) | Synchro pulse generator | |
SU617807A1 (en) | Variable-frequency pulse shaper | |
SU834849A2 (en) | Frequency multiplier | |
JPS5676634A (en) | Counting circuit | |
SU813768A1 (en) | Selector of pulse trains by duration | |
SU690617A1 (en) | Pulse shaper | |
SU855964A2 (en) | Pulse shaper | |
SU930619A1 (en) | Pulse length discriminator | |
SU563723A1 (en) | Coder for decimal counter | |
SU813750A1 (en) | Frequency comparator | |
SU1187258A1 (en) | Device for generating difference frequency pulses |