SU598082A1 - Device for testing digital units - Google Patents

Device for testing digital units

Info

Publication number
SU598082A1
SU598082A1 SU752103535A SU2103535A SU598082A1 SU 598082 A1 SU598082 A1 SU 598082A1 SU 752103535 A SU752103535 A SU 752103535A SU 2103535 A SU2103535 A SU 2103535A SU 598082 A1 SU598082 A1 SU 598082A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
outputs
unit
Prior art date
Application number
SU752103535A
Other languages
Russian (ru)
Inventor
Василий Николаевич Шуть
Владимир Николаевич Жубр
Валерий Леонидович Ноздренко
Original Assignee
Предприятие П/Я В 8321
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В 8321 filed Critical Предприятие П/Я В 8321
Priority to SU752103535A priority Critical patent/SU598082A1/en
Application granted granted Critical
Publication of SU598082A1 publication Critical patent/SU598082A1/en

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ ТЕСТОВОГО КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ(54) DEVICE FOR TEST CONTROL OF DIGITAL KNOTS

Изобретение относитс  к области электронной вычислительной техники и может быть использовано в аппаратуре контрол  и настройки цифровых узлов ЭВМ.The invention relates to the field of electronic computing and can be used in hardware monitoring and tuning digital computers.

Известно устройство дл  тестового контрол  цифровых узлов, содержащее блок ввода данных , блок входных и эталонных выходных сигналов , коммутатор сигналов, блоки сравнени , индикации, управлени , блок контролируемых выходов 1.A device for test control of digital nodes is known, comprising a data input unit, an input and reference output signal block, a signal switch, a comparison, indication, control block, a block of monitored outputs 1.

Основной недостаток этого устройства- сложность конструкции.The main disadvantage of this device is the complexity of the design.

Наиболее близким техническим решением к данному изобретению  вл етс  устройство дл  тестового контрол  цифровых узлов, содержащее блок пам ти, соединенный через блок записи информации с входами регистра теста, выходы которого соединены соответственно с первыми входами схем сравнени  2.The closest technical solution to this invention is a device for testing control of digital nodes, comprising a memory unit connected via an information recording unit with inputs of a test register, whose outputs are connected respectively with the first inputs of comparison circuits 2.

Это устройство обладает тем недостатком, что контакты провер емого узла коммутируютс  вручную, вследствие чего на подготовительные операции уходит значительное количество времени, а участие человека в операции коммутации вносит, возможность погрешности при ее исполнении. Кроме того, необходимость иметь дл  каждого провер емого узла таблицу коммутации при значительном количестве THпов узлов создает неудобства при эксплуатации устройства.This device has the disadvantage that the contacts of the checked node are switched manually, as a result of which a significant amount of time is spent on preparatory operations, and the participation of a person in a switching operation introduces the possibility of an error in its execution. In addition, the need to have a switching table for each node being tested with a significant number of THP nodes creates inconveniences during device operation.

Дл  повышени  производительности и надежности контрол  в предлагаемое устройство введены блок управлени  и блоки распознавани  входов и выходов, причем первый, второй и третий выходы блока управлени  соединены соответственно с первым и вторы.м входами блоков распознавани  входов и выходов и с управл ющим входом блока записи информации , первые выходы блоков распознавани  входов и выходов соединены с входами и выходами контролируемых узлов и со вторыми входами соответствующих схем сравнени , вторые выходы блоков распознавани  входов и выходов соединены с третьими входа.ми соответствующих схем сравнени , выходы которых соединены с входами блока управлени , выходы регистра тестов соединены с третьими входами соответствующих блоков распознавани  входов и выходов; кроме того, блок распознавани  входов и выходов содержит делитель напр жени , узел дифференцировани , триггер, усилитель и реле, причем первый вход блока соединен с первым выводом делител  напр жени , второй вывод которого соединен с выходом блока и с первым контактом реле, третий вывод делител  напр жени  соединен через узел дифференцировани  с первым входом триггера, второй вход которого соединен со вторым входом блока , а выход - со вторым выходом блока и через усилитель с реле, третий вход блока соединен со вторым контактом реле.To improve the performance and reliability of the control unit, a control unit and input and output recognition units are inserted into the device, the first, second and third outputs of the control unit are connected respectively to the first and second inputs of the input and output recognition units and to the control input of the information recording unit , the first outputs of the input and output recognition units are connected to the inputs and outputs of the monitored nodes and to the second inputs of the respective comparison circuits, the second outputs of the input recognition units and outputs are connected to respective third vhoda.mi comparison circuits whose outputs are connected to inputs of the control unit, outputs test register coupled to the third inputs of the respective blocks recognition of inputs and outputs; In addition, the input and output recognition unit contains a voltage divider, a differentiation unit, a trigger, an amplifier and a relay, the first input of the unit connected to the first output of a voltage divider, the second output of which is connected to the output of the unit and the first contact of the relay, the third output of the divider the voltage is connected through the differentiation unit to the first trigger input, the second input of which is connected to the second input of the block, and the output to the second output of the block and through an amplifier with a relay; the third input of the block is connected to the second contact of the relay.

На чертеже приведена функциональна  схема описываемого устройства дл  тестового контрол  цифровых узлов }, содержащего блоки распознавани  2 входов и выходов, схемы сравнени  3, блок управлени  4, регистр теста 5, блок записи 6 и блок пам ти 7. Каждый блок распознавани  входови выходов 2 содержит делитель напр жени  8, узел дифференцировани  9, триггер 10, усилитель il, обмотку реле 12, контакты реле 13.The drawing shows a functional diagram of the described device for test control of digital nodes} containing recognition blocks 2 inputs and outputs, comparison circuit 3, control unit 4, test register 5, recording block 6 and memory block 7. Each recognition block of outputs 2 contains voltage divider 8, differentiation unit 9, trigger 10, amplifier il, relay coil 12, relay contacts 13.

Устройство работает следующим образом.The device works as follows.

Контролируемый узел 1 имеет п контактов, каждый из котооыл может быть входным илн выходным. В блоке пам ти 7 записаны тесты дл  его проверки. По младшим адресам блока пам ти 7 записан код соответстви  входов и выходов , по остальным адресам - тестовые слова , которые представл ют собой совокупность «1 и «О, соответствующих входной комбинации и эталонной выходной реакции контролируемого узла 1. Проверка осуществл етс  путем сравнени  выходной реакции эталонного узла, записанной в блоке пам ти 7, с реакцией контролируемого узла.Controlled node 1 has n contacts, each of which can be input or output. The memory block 7 contains tests for its verification. At the lower addresses of the memory block 7, a code corresponding to the inputs and outputs is written; for the remaining addresses, test words are a combination of "1 and" O corresponding to the input combination and the reference output response of the monitored node 1. The test is performed by comparing the output response the reference node recorded in memory block 7, with the reaction of the controlled node.

Перед проверкой узла 1 с блока управлени  4 на нулевые входы триггера Ш каждого блока распознавани  2 подаетс  импульс сброса, который устанавливает их в нулевое состо ние. Затем ira первый вывод делител  напр жени  8 каждого блока распознавани  2 с блока упраолени  4 поступает импульс, соответствующий логической единице, Если первый контакт контролируемого узла  вл етс  входом, то на третьем выводе делител  напр жени  8 по вл етс  единичный импульс, который через узел дифференцировани  9 поступает на единичный вход триггера 10 и устанавливает его в единичное . С выхода триггера 10 потенциал логической единицы поступает через усилитель 11 на обмотку реле 12, которое, срабатыва , подключает вход контролируемого узла 1 к соответствующему ему выходу регистра теста 5, р который по сигналу из блока управлени  4 переписан нз блока пам ти 7 код соответстви  входов и выходов. Схемы сравнени  3 сравнивают этот код с информацией, поступающей с единичных выходов триггеров 10. В случае, если информаци  совпадает, блок записи 6 считывает из блока пам ти 7 проверочное слово, заносит его в регистр теста 5, далее информаци  поступает в схему сравнени , где сравниваетс  с выходной информацией контролируемого узла I.Before checking the node 1 from the control unit 4, a reset pulse is applied to the zero inputs of the trigger W of each recognition unit 2, which sets them to the zero state. Then ira, the first output of the voltage divider 8 of each recognition block 2, receives a pulse corresponding to a logical unit from the control unit 4. If the first contact of the controlled node is an input, then a third pulse appears on the third output of the voltage divider, which through the differentiation node 9 enters the single input trigger 10 and sets it to the unit. From the output of trigger 10, the potential of the logical unit goes through amplifier 11 to the relay 12 winding, which, when activated, connects the input of the monitored node 1 to the corresponding output of test register 5, which, according to a signal from control unit 4, is written from the memory block 7 and exits. Comparison schemes 3 compare this code with the information coming from the single outputs of the flip-flops 10. In case the information matches, the write block 6 reads the check word from the memory block 7, enters it into the test register 5, then the information goes to the comparison circuit, where compared with the output of the monitored node I.

При несравнении хот  бы на одной из схем сравнени  3 нз блока управлени  4 на блок записи б поступает запрещающий сигнал. Несовпадение информации фиксируетс  индикатором , которыА на чертеже не показан. При совпадении информации из блока пам ти 7 считываетс  следующее проверочное слово и т. д., пока узел 1 не будет проверен по- ностью.In case of non-comparison, at least in one of the comparison schemes 3 by the control unit 4, a blocking signal is sent to the recording unit b. The information discrepancy is fixed by an indicator, which is not shown in the drawing. If the information in the memory block 7 matches, the next check word is read, and so on, until the node 1 is verified by a disk.

Выходное напр жение узла дифференцировани  блока распознавзни  входов и выходовThe output voltage of the differentiation unit of the recognition block of inputs and outputs

2 зависит QT входного, то есть от перепадов потенциалов на третьем выводе делител  напр жени  8, которые дл  выходных контактов контролируемого узла 1 вдвое меньще, чем дл  входных. Узел дифференцировани  блока распознавани  входов и выходов 2 настроен так, что когда ко второму выводу делител  напр жени  8 подключен выход контролируемого узла, на его выходе остаетс  потенциал логическою нул . Тем самым контакты контролируемого узла J,  вл ющиес  выходными, не коммутируютс  с выходами регистра теста 5.2 depends on the QT of the input, that is, on the potential drop at the third output of the voltage divider 8, which for the output contacts of the monitored node 1 is half as much as for the input contacts. The differentiation unit of the recognition of inputs and outputs 2 is configured so that when the output of the monitored node is connected to the second output of the voltage divider 8, the potential of the logical zero remains at its output. Thus, the contacts of the controlled node J, which are output, do not commute with the outputs of the register of test 5.

Устройство дл  тестового контрол  цифровых узлов позвол ет производить коммутацию контактов провер емого узла автоматически, за врем  значительно меньщее, чем в прототипе.The device for testing control of digital nodes allows switching the contacts of the tested node automatically, in a time significantly less than in the prototype.

Конструктивное выполнение блока распознавани  входов и выходов позвол ет при сравнении информации, полученной с единичных входов и выходов, обнаруживать неисправность входа или выхода, св занного непосредственно The constructive execution of the input and output recognition unit allows, when comparing the information obtained from the single inputs and outputs, to detect the failure of an input or output directly related

с контактом провер емого узла.with the contact of the tested node.

Claims (2)

1.Устройство дл  тестового контрол  цифровых узлов, содержащее блок пам ти, соединенный через блок аписи информации с входами регистра теста, выходы которого соединены соответственно с первыми входами схем сравнени , отличающеес  тем, что, с целью повышени  производительности и надежности, в устройство введены блок управлени  и блоки1. A device for test control of digital nodes, containing a memory block connected via an information record block with test register inputs, whose outputs are connected respectively with the first inputs of comparison circuits, characterized in that, in order to improve performance and reliability, a block is entered into the device controls and blocks д распознавани  входов и выходов, причем первый , второй и третий выходы блока управлени  соединены соответственно с первым и вторым входами блоков распознавани  входов и выхоДоз и с управл ющим входом блока записи информации, первые выходы блоков распознавани  входов и выходов соединены с входами и выходами контролируемых узлов и со вторыми входами соответствующих схем сравнени , вторые выходы блоков распознавани  входов и выходов соединены с третьими входами соот ветствующих схем сравнени , выходы которыхTo recognize the inputs and outputs, the first, second and third outputs of the control unit are connected respectively to the first and second inputs of the input and output recognition units and to the control input of the information recording unit; the first outputs of the input and output recognition units are connected to the inputs and outputs of the monitored nodes and with the second inputs of the respective comparison circuits, the second outputs of the input and output recognition units are connected to the third inputs of the respective comparison circuits, the outputs of which соединены с входами блока управлени , выходы регистра тестов соединены с третьими входами соответствующих блоков распознавани  входов и выходов.connected to the inputs of the control unit; the outputs of the register of tests are connected to the third inputs of the respective recognition blocks of the inputs and outputs. 2.Устройство по п., отличающеес  тем, что 5 блок распознавани  входов и выходов содержит делитель напр жени , узел дифференцировани , триггер, усилитель и реле, причем первый вход блока соединен с первым выводом делител  .напр жени , второй вывод которого соединен с выходом блока и с первым контактом реле, третий вывод делител  напр жени  соединен через узел дифференцировани  с первым входом триггера, второй вход которого соединен со вторым входом блока, а выход - со вторым выходом блока и через усилитель с реле, третий вход блока соединен со вторым2. The device according to claim. 5, the input and output recognition block comprises a voltage divider, a differentiation unit, a trigger, an amplifier and a relay, the first input of the unit connected to the first output of a voltage divider, the second output of which is connected to the output the unit and the first relay contact; the third output of the voltage divider is connected through the differentiation unit to the first trigger input, the second input of which is connected to the second input of the unit, and the output to the second output of the unit and through the amplifier to the relay; the third input of the unit is connected on the second контактом реле. contact relay. Источники информации, прин тые Во внимание при экспертизе:Sources of information taken into account in the examination: 1. Авторское свидетельство СССР №354415, кл. G 06 F 11/00, 1970.1. USSR author's certificate No. 354415, cl. G 06 F 11/00, 1970. « 2. Авторское свидетельство СССР № 390526, кл. G 06 F 11/04, 1971.“2. USSR author's certificate No. 390526, cl. G 06 F 11/04, 1971.
SU752103535A 1975-02-10 1975-02-10 Device for testing digital units SU598082A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU752103535A SU598082A1 (en) 1975-02-10 1975-02-10 Device for testing digital units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU752103535A SU598082A1 (en) 1975-02-10 1975-02-10 Device for testing digital units

Publications (1)

Publication Number Publication Date
SU598082A1 true SU598082A1 (en) 1978-03-15

Family

ID=20609558

Family Applications (1)

Application Number Title Priority Date Filing Date
SU752103535A SU598082A1 (en) 1975-02-10 1975-02-10 Device for testing digital units

Country Status (1)

Country Link
SU (1) SU598082A1 (en)

Similar Documents

Publication Publication Date Title
SU598082A1 (en) Device for testing digital units
SU1010660A1 (en) On-like memory checking device
KR950006214B1 (en) Pattern memory circuit with self-checking circuit
SU1290333A1 (en) Device for checking digital units
SU970481A1 (en) Device for checking memory units
SU1432528A2 (en) Apparatus for monitoring the functioning of logical modules
SU769640A1 (en) Device for checking read-only storage
SU1040526A1 (en) Memory having self-check
SU744613A1 (en) Electric connection testing device
SU842821A1 (en) Device for testing logic units
SU1405059A1 (en) Device for checking digital units
SU890442A1 (en) Device for testing rapid-access storage units
SU390526A1 (en) В П Т В FUND v3 ^!> & PT (ia I
SU960960A1 (en) Multi-channel device for checking on-line memory units
SU610180A1 (en) Device for automatic check of storage modules
SU684620A1 (en) Self-checking storage
SU1013960A1 (en) Two-processor system checking device
SU607218A1 (en) Digital unit monitoring device
SU550632A1 (en) Information management device
SU949659A2 (en) Device for detecting digital system faults
SU1539782A2 (en) Device for test checks of digital units
SU807303A1 (en) Device for testing digital units
SU934476A1 (en) Device for testing and diagnosis of electronic units
SU960825A1 (en) Device for logic assembly checking and diagnosting
SU484521A1 (en) Device for detecting errors in digital machines