SU596937A1 - Устройство дл управлени передачей информации - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ПЕРЕДАЧЕЙ ИНФОРМАЦИИ

Изобретение относитс  к вычислительной технике и может быть иснользовано дл  комплексировани  микропроцессоров в вычислительную систему. Известны устройства управлени  передачей информации, содержащие блоки соответствующие каждому процессору, св занные общими шимами питани , причем каждый блок содержит триггера, формирователи и логические элементы 1, 2. Это устройство обеспечивает подключение к общей магистрали в пор дке приоритетов. Недостатком этих устройств  вл ютс  задержки в обслуживании менее приоритетных процессоров при рещении задач одинаковой срочности. Известные устройства не обеспечивают центральному процессору возможность эффективно управл ть очередностью обменов с периферийными процессорами. Наиболее близким техническим решением  вл етс  устройство дл  управлени  передачей информации, содержащее п логических блоков св зи, первые выходы которых  вл ютс  выходами устройства, второй выход каждого логического блока св зи подключен к первому входу последующего логического блока св зи, второй выход последнего логического блока св зи соединен с первым входом первого логического блока св зи, второй вход каждого логического блока св зи соединен с соответствующим входом группы входов устройства 3. К недостаткам устройства следует отнести ограниченные функциональные возможности. Пор док и длительность подключени  источников информации не могут мен тьс  в зависимости от объема предъ вл емой информации, ее важности и срочности. Такое устройство не может обеспечить эффективного построени  системы обменов между процессорами вычислительной систе.мы. Цель изобретени  - распщрени  функциональных возможностей, заключающеес  в том. что центральный процессор может задавать любую последовательность подключени  периферийных процессоров к общей магистрали. Поставленна  цель достигаетс  тем. что устройство доиолнительно содержит блок установки кода обмена, элемент ИЛИ. генератор, триггер блокировки и элемент И, причем выход генератора соединен с первым входом элемента И, единичный вход триггера блокировки соединен с первым входом устройства, единичный выход триггера блокировки соединен со вторым входом элемента И, выход элемента И соединен с третьим входом каждого .югического блока св зи, ихмевой выход триггера блокировки соединен с четвертым входом каждого логического блока св зи, третий выход каждого логического блока св зи соединен с нулевым входом триггера блокировки, п выходов блока установки кода об1мена соединены соответственно с п тым входом каждого „чогического блока св зи , (п+1) выход блока установки кода обмена соединен с (п -f 1)-ым входом элемента ИЛИ, вход блока установки кода обмена соединен со вторым входом устройства, и еще, отличающеес  тем, что логический блок св зи содержит два триггера, первый и второй элементы И, дешифратор подключени , вход которого соединен со вторым входом логического блока св зи, вход тактированной устанавки первого триггера соединен с первым входом логического блока св зи , вход асинхронной установки первого триггера соединен с п тым входом логического блока св зи, вход синхронизации первого триггера соединен с третьим входом логического блока св зи, единичный выход первого триггера соединен с третьим входом логического блока св зи, единичный выход первого триггера соединен со вторым выходом логического блока св зи и первыми входами первого и второго элементов И, второй вход первого элемента И соединен с че1;вертым входом логического блока св зи, выход первого элемента И соединен с первым выходом логического блока св зи, с нулевым входом логического блока св зи и с нулевым входом второго триггера, выход дешифратора кода подключени  соединен с единичным входом второго триггера, единичный выход которого соединен со вторым входом второго элемента И, выход которого соединен с третьим выходом логического блока св зи.

На чертеже представлена функциональна  схема устройства управлени  передачей информации .

Устройство содержит п логических блоков св зи 1, 2, ..., 3, блок установки кода обмена 4, элемент ИЛИ 5, триггер блокировки 6, элемент И 7 и генератор 8. Каждый логический блок св зи содержит два триггера 9, 10, два элемента И 11, 12 и дешифратор подключени  13. Вход блока установки кода обмена 4  вл етс  входом 14 устройства. Соответствуюш,ие выходы блока установки кода обмена 4 соединены с входами 15 каждого логического блока св зи 1, 2, ... 3. Общий выход блока установки кода обмена соединен с соответствующим входом элемента ИЛИ 5, выход которого соединен с нулевым входом триггера блокировки 6, единичный вход которого  вл етс  входом 16 устройства , Единичный выход триггера блокировки 6 соединен со входом элемента И 7, другой вход которог. соединен с выходом генератора 8. Выход эл.емента И 7 соединен с входом 17 всех логических-блоков св зи 1, 2, ... 3. Нулевой выход триггера блокировки 6 соединен со входами 18 всех логических блоков св зи 1, 2, ... 3.

Выход .19 каждого логического блока св зи, кроме последнего, соединен с входом 20 следующего логического блока св зи, а выход 19 последнего логического блока св зи 3 - со вхо-. дом 20 первого логического блока св зи 1. Выходы 21 логических блоков св зи 1, 2, ...

3  вл ютс  выходами устройства, а их входы 22 входами устройства. Выходы 23 логических блоков св зи 1. 2, ... 3 соединены с соответствующими входами элемента ИЛИ 5. В каждом 5 логическом блоке св зи вход 15 соединен с входом синхронной установки триггера 9, вход 17 - с входом тактированного триггера

9,а вход 20 - с входом тактированной установки того же триггера 9, единичный выход которого соединен с первым входом элемента И 11,

0 вторым входом элемента И 12 и выходом 19 блока. Вход 18 блока соединен со вторым входом элемента И 11, выход которого соединен с выходом 21 блока и нулевым входом триггера

10,подключенного единичным выходом к первому входу элемента И 12. Выход элемента И 12 соединен с выходом 23 блока. Вход 22 логического блока св зи соединен со входом дешифратора подключени  13, выход которого соединен с единичным входом триггера 10. После включени  устройства управлени  передаt чей информации его работа начинаетс  с того, что на вход 14 устройства поступает из центрального , процессора определенный код, который воспринимаетс  блоком установки кода обмена 4. Этот блок формирует сигнал, который с его общего выхода через схему ИЛИ 5 посту5 нает на нулевой вход триггера блокировки 6 и устанавливает его в соответствующее состо ние . Сигнал с единичного плеча триггера блокировки 6 запрещает прохождение импульсов сдвига через элемент И 7, поступающих с генератора 8. Сигнал с нулевого выхода триггера ,

0 блокировки 6 поступает на вход 18 логических блоков св зи 1, 2, 3 и далее на второй вход элемента И 11 в каждом блоке, разреша  выдачу сигнала управлени  с выхода этого элемента . Кроме этого, блок установки кода обмена

5 4 формирует сигналы на выходах, соответствующих логическим блокам св зи 1, 2, 3, которые поступают на входы 15 этих блоков и далее в каждом блоке на вход асинхронной установки триггера 9. Эти сигналы устанавливают триггер 9 определенного логического блока св зи в

состо ние «1, а триггеры 9 всех остальных логических блоков св зи - в состо ние «О. В выбранном логическом блоке св зи разрешаЮ1ЦИЙ сигнал проходит с единичного выхода триггера 9 через элемент И 11. Сигнал с выхода

элемента И 11 поступает на соответствующий выход устройства и осуществл ет подключение требуемого периферийного устройства к общей магистрали. Между центральным устройством и выбранным периферийным устройством осуществл етс  обмен, требуемый дл  проверки

исправности и начальной установки периферийного устройства. После окончани  этого обмена центральное устройство таким же образом с помощью устройства управлени  передачей информации осуществл ет поочередное подключение других периферийных устройств.

После того, как все начальные установки

вьшолнены, на вход 16 устройства управлени  передачей информации подаетс  сигнал окончани  обмена, который поступает на единичный вход триггера блокировки 6 и устанавливает

его в состо ние «1. Соответствующий сигнал с единичного выхода триггера блокировки 6 разрешает прохождение импульсов сдвига с выхода генератора 8 через элемент И 7 на входы 17 логических блоков св зи 1, 2, 3. В каждом логическом блоке св зи импульсы сдвига со входа 17 поступают на вход тактировани  триггера 9. Эти триггеры всех логических блоков св зи образуют циклический регистр сдвига, в котором под действием тактовых импульсов циркулирует комбинаци , содержаща  одну логическую единицу.

Требовани  на обмен информацией с центральным устройством подаетс  периферийными устройствами в виде определенной комбинации сигналов на вход 22 соответствующего логического блока св зи. Эта комбинаци  сигналов распознаетс  дещифратором подключени  13, который формирует на своем выходе сигнал, поступающий на единичный вход триггера 10 и устанавливает его в соответствующее состо ние . Совпадение сигналов, поступающих с единичных выходов триггера 9 и 10, происходит на элементе И 12 тогда, когда в результате циклического сдвига триггер 9 данного логического блока св зи оказываетс  в состо нии «1. Сигнал с выхода элемента И 12 через элемент ИЛИ 5 поступает на нулевой вход триггера блокировки 6 и устанавливает его в соответствующее состо ние. Сигнал с единичного плеча триггера блокировки 6 запрещает прохождение тактовых импульсов через элемент И 7. Сигнал логической «1 с нулевого плеча триггера блокировки 6 поступает на элементы И 7 всех логических блоков св зи, но сигнал логической «1 формируетс  только на выходе элемента И 7 того логического блока св зи, в котором триггер 9 находитс  в состо нии «1. С выхода элемента И 7 сигнал обеспечивает подключение периферийного устройства, подавщего требование на обмен, к общей магистрали, кроме этого сигнал-с выхода элемента И 7 поступает на нулевой вход триггера 9 и сбрасывает его. После окончани  обмена на вход 16 подаетс  сигнал, который устанавливает триггер блокировки 6 в состо ние «1. Все происходит так же, как и при окончании начальной установки.

Если за врем , в которое между центральным устройством и определенны.м периферийным устройством происходила передача информации , другие периферийные устройства подали требовани  на обмен информацией, то в соответствующих им логических блоках св зи произойдет установка триггера 10 в состо ние «1. Обслуживание этих требований будет осуществл тьс  в пор дке циклического опроса , благодар  сдвигу логической «1 в циклическом регистре, образованном из триггеров 9 всех логических блоков св зи.

Требуема  очередность подключени  периферийных устройств может задаватьс  центральным устройством точно так же, как и при начальной установке периферийных устройств.

Устройство управлени  передачей информации имеет по сравнению с существующими устройствами следующие преимущества:

а) обеспечивает подключение периферийных устройств по их за вкам в пор дке циклического опроса;

б) обеспечивает центральному устройству возможность задавать любую последовательность подключени  периферийных устройств.

Claims (3)

1.Устройство дл  управлени  передачей информации, содержащее п логических блоков

св зи, первые выходы которых  вл ютс  выходами устройства, второй выход каждого логического блока св зи подключен к первому входу последующего логического блока св зи, второй выход последнего логического блока св зи соединен с первым входом первого логического

блока св зи, второй вход каждого логического блока св зи соединен с соответствующим входом группы входов устройства, отличающеес  тем, что с целью расщирени  функциональных возможностей устройство дополнительно содержит блок установки кода обмена, элемент

ИЛИ, генератор, триггер блокировки и элемент И, причем выход генератора соединен с первы.м входом элемента И, единичный вход триггера блокировки соединен с первым входом устройства , единичный выход триггера блокировки

соединен со вторым входом элемента И, выход элемента И соединен с третьим входом каждого логического блока св зи, нулевой выход триггера блокировки соединен с четвертым входом каждого логического блока св зи, третий выход каждого логического блока св зи соединен с

нулевым входом триггера блокировки, п выходов блока установки кода обмена соединены соответственно с п тым входом каждого логического блока св зи, (п + 1) выход блока установки кода обмена соединен с (п+1)-ым входом элемента ИЛИ, вход блока установки кода обмена соединен со вторым входом устройства.

2.Устройство по п. 1, отличающеес  тем, что логический блок св зи содержит два триггера, первый и второй элементы И, дешифратор подключени , вход которого соединен со вторым

входом логического блока св зи, вход тактированной установки первого триггера соединен с первым входо.м логического блока св зи, вход асинхронной установки первого триггера соединен с п тым входом логического блока св зи, вход синхронизации первого триггера соединен

с третьим входом логического блока св зи, единичный выход первого триггера соединен с третьим входом логического блока св зи, единичный выход первого триггера соединен со вторым выходом логического блока св зи и

первыми входами первого и второго элементов И, второй вход первого элемента И соеДинен с четвертым входом логического блока св зи, выход первого элемента И соединен с первым выходом логического блока св зи, с нулевым входом логического блока св зи и с нулевым

входом второго триггера, выход дешифратора кода подключени  соединен с единичным входом второго триггера, единичный выход которого соединен со вторым входом второго элемента И, выход которого соединен с третьи.м выходом логического блока св зи.

Источники информации, прин тые во внимание при экспертизе:

I. Авторское свидетельство СССР № 317064, кл. G 06 F 9/18, 07.10.71.

Т/5

2. Патент США № ЗГ78586, кл. 307-88.5, 13.04.65.

3. Авторское свидетельство СССР № 394739, кл. G 06 F 9/18, 30.03.71.