SU594585A1 - Controllable frequency divider - Google Patents

Controllable frequency divider

Info

Publication number
SU594585A1
SU594585A1 SU762388757A SU2388757A SU594585A1 SU 594585 A1 SU594585 A1 SU 594585A1 SU 762388757 A SU762388757 A SU 762388757A SU 2388757 A SU2388757 A SU 2388757A SU 594585 A1 SU594585 A1 SU 594585A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
frequency divider
binary counter
Prior art date
Application number
SU762388757A
Other languages
Russian (ru)
Inventor
Фанис Фаррахович Багаутдинов
Амфаль Мусич Хакимов
Original Assignee
Октябрьский Филиал Всесоюзного Научно-Исследовательского И Проектноконструкторского Института Комплексной Автоматизации Нефтяной И Газовой Промышленности
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Октябрьский Филиал Всесоюзного Научно-Исследовательского И Проектноконструкторского Института Комплексной Автоматизации Нефтяной И Газовой Промышленности filed Critical Октябрьский Филиал Всесоюзного Научно-Исследовательского И Проектноконструкторского Института Комплексной Автоматизации Нефтяной И Газовой Промышленности
Priority to SU762388757A priority Critical patent/SU594585A1/en
Application granted granted Critical
Publication of SU594585A1 publication Critical patent/SU594585A1/en

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

(54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ(54) CONTROLLED FREQUENCY DIVIDER

Изобретение относитс  к цифровой технике и предназначено дл  использовани  в аппаратуре дл  обработки цифровой информации, может найти применение в измерительной цифровой аппаратуре и аппаратуре телеуправлени  и автоматики. Известен управл емый делитель частоты, из авт. св. Хо 456366,выходна  частота которого пропорциональна входной частоте и обратно пропорциональна числу, представленному двончно-дес тичны .м кодом на параллельных входах управлени  коэффициентом пересчета, содержащие счетчик на триггерах, нулевые выходы которых соединены с одним из входов элемента совпадени , другие входы которых подключены к шинам кода управлени , а выходы соединены со входами элемента ИЛИ, выход которого через инвертор соединен с шиной установки двоичного счетчика в единичное состо ние, а входна  шина счетчика соединена с другим 1зходом элемента ИЛИ 1. Недостатком такого делител   вл етс  необходимость установки кода управлени  на единицу меньшим требуемого коэффициента делени  и функциональна  ненадежность делите;1 , заключающа с  в то.м, что во врем  ирихола импульса на входную шину, перевод ше . го счетчика в нуль, последний находитс  в заолокированном состо нш; по входам установки в единицу. Цель изобретени  повышение надежности работы. Д.|  дости/кспи  этого в иравл ему й делитель частоты, содержащий двоичный счетчик элементы совпадени  и элемент ИЛ11, введены триггер и дополнительный эле.мент совпадени , первый вход которого подключен к входной шине, второй вход - к пр мому выходу триггера, а выход - к счетному входу триггера, инверсный выход которого соедине с информационными входами триггеров двопчного счетчика, а установочный входс выходом элемента ИЛИ. На чертеже дана структчрна  электрическа  схема управл емого делител  частоты. Устройство состоит из двоичного счетчика 1, элементов совпадени  2, эле.мента ИЛИ 3 входных шин 4 кода управлени , входной шины 5 и допо,1нительного элемента 6 совнадени  и триггера 7. Работает устройство с,1едующим образом. Двоичный счетчик 1 считает выходные импульсы до того момента, пока в нем не установитс  код, совпадающиГ) с кодом управ.чени . До этого на одном из выходов э.че.ментов совпадени  2 присутствует уровень единицы. ИриThe invention relates to digital technology and is intended for use in equipment for processing digital information, can be used in measuring digital equipment and equipment for remote control and automation. Known controlled frequency divider from the author. St. Ho 456366, the output frequency of which is proportional to the input frequency and inversely proportional to the number represented by a double-decimal code on the parallel inputs of the conversion factor control, containing a counter on the triggers, the zero outputs of which are connected to one of the matches element inputs, the other inputs of which are connected control code, and the outputs are connected to the inputs of the OR element, the output of which through the inverter is connected to the installation bus of the binary counter in one state, and the input bus of the counter connects to another element 1zhodom OR 1. The disadvantage of this divider is the need to install the control code is one less than the desired dividing ratio and divide functional unreliability; 1, concluding with a to.m that during irihola pulse on input bus, Hsi transfer. the counter is zero, the latter is in a closed state; on the inputs of the installation unit. The purpose of the invention is increased reliability. D. | reaching / xpi this in the Israel frequency divider containing the binary counter elements of the match and the element IL11, introduced a trigger and an additional element of the match, the first input of which is connected to the input bus, the second input to the forward output of the trigger, and the output to the counting input of the trigger, the inverse output of which is connected to the information inputs of the triggers of the two-stage counter, and the setting input with the output of the OR element. The drawing shows a structural electrical circuit of a controlled frequency divider. The device consists of a binary counter 1, elements of coincidence 2, an element OR 3 input buses 4 control codes, an input bus 5 and an additional, 1 tentative joint element 6 and a trigger 7. The device operates with one of the following steps. Binary counter 1 counts the output pulses until a code is established in it that matches the control code. Prior to this, at one of the outputs of coincidence 2 e.h., level one is present. Irie

установлении в двоичном счетчике I кода, совпадающего с управл ющим на выходах Escex элементов совпадени  2, по вл ютс  уровни пул  и, следовательно, на выходе элемента ИЛИ 3 так же будет уровень нул , кото: рый установит триггер 7 в состо нии единицы. На инверсном выходе триггера 7 окажетс  уровень нул , который устанавливает двоичный счетчик 1 в нулевое состо ние, а на обоих входах и выходе дополнительного элемента 6 совпадени  будет уровень единицы. По окончании входного импульса он задним фронтом перекидывает по счетному входу триггер 7 в состо ние нуль. Такил; образом. Двоичный счетчик 1 готов сосчитать следуюпшй импульс. Так как на единичном входе триггера 7 уровень нул , то входные импульсы не проход т через дополнительный элемент 6 совпадени  на вход триггера 7 до его установлени  в единичное состо ние.establishing in the binary counter I a code coinciding with the control at the outputs of the Escex elements of match 2, pool levels appear and, therefore, at the output of the element OR 3 there will also be a zero level, which will set trigger 7 in the state of one. At the inverse output of the trigger 7 there will be a level zero, which sets binary counter 1 to the zero state, and at both inputs and output of the additional element 6 there will be a level of unity. At the end of the input pulse, it traverses the trigger 7 to the zero state on the counting input with the falling edge. Takil; in a way. Binary counter 1 is ready to count the next pulse. Since, at the unit input of the trigger 7, the level is zero, the input pulses do not pass through the additional element 6 to coincide with the input of the trigger 7 until it is set to the unit state.

Claims (1)

Формула изобретени Invention Formula Управл емый делитель частоты по авт. св. ,N1 456366, отличающийс  тем, что, с целью повышени  надежности работы устройства, в него введены триггер и дополнительный элемент совпадени , первый вход которого подключен к входной шине, второй вход - к пр мому выходу триггера, а выход - к счетно.му входу триггера, инверсный выход которого сое-, динен с информационными входами триггеров двоичного счетчика, а установочный вход - с выходом элемента ИЛИ.Controlled frequency divider by aut. St. , N1 456366, characterized in that, in order to improve the reliability of the device, it introduced a trigger and an additional element of coincidence, the first input of which is connected to the input bus, the second input - to the forward output of the trigger, and the output - to the counting input. the trigger, the inverse output of which is connected, is connected to the information inputs of the binary counter triggers, and the setup input is with the output of the OR element. Источники информации, прин тые во внимание при экспертизе:Sources of information taken into account in the examination: I. Авторское свидетельство СССР № 456366, кл. Н 03 К 21/36, 1972.I. USSR Copyright Certificate No. 456366, cl. H 03 K 21/36, 1972.
SU762388757A 1976-07-22 1976-07-22 Controllable frequency divider SU594585A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762388757A SU594585A1 (en) 1976-07-22 1976-07-22 Controllable frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762388757A SU594585A1 (en) 1976-07-22 1976-07-22 Controllable frequency divider

Publications (1)

Publication Number Publication Date
SU594585A1 true SU594585A1 (en) 1978-02-25

Family

ID=20671403

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762388757A SU594585A1 (en) 1976-07-22 1976-07-22 Controllable frequency divider

Country Status (1)

Country Link
SU (1) SU594585A1 (en)

Similar Documents

Publication Publication Date Title
SU594585A1 (en) Controllable frequency divider
SU851754A1 (en) Pulse shaper
SU857982A1 (en) Square rooting device
US3308286A (en) Statistical decision circuit
SU588543A1 (en) Device for adding binary numbers
SU834830A1 (en) Square-wave generator
SU982198A1 (en) Reversible counter
SU790246A2 (en) Pulse duration selector
SU675421A1 (en) Digital squarer
SU590735A1 (en) Multiplication arrangement
SU928345A2 (en) Discrete pulse repetition frequency multiplier
SU786009A2 (en) Controlled frequency divider
SU679985A1 (en) Device for correcting arythmetic errors
SU731599A2 (en) Divider of pulse repetition frequency by six
SU1555839A1 (en) Pulse repetition frequency multiplier
SU788386A2 (en) Controllable frequency divider
SU748883A1 (en) Pulse recurrence rate divider with variable division factor
SU377778A1 (en) DEVICE FOR CONTROL OF CONTROL UNIT
SU869055A1 (en) Frequency divider
SU991362A2 (en) Time interval meter
SU686029A1 (en) Device for determining the difference of two numbers
SU444317A1 (en) Minimum selector
SU807487A1 (en) Selector of pulses by duration
SU602807A1 (en) Sine-shaped oscillation control system
SU696624A1 (en) Device for quality control of transmission of telegrams