SU573897A1 - Discrete synchronization device - Google Patents

Description

Изобретение относитс  к радиотехнике и может использоватьс  в устройствах автоматической подстройки частоты , дл  обеспечени  синхронности работы приемной и передающей частей аппаратуры передачи дискретной информации .The invention relates to radio engineering and can be used in automatic frequency control devices, to ensure synchronism of the receiving and transmitting parts of discrete information transmission equipment.

Известно дискретное устройство синхронизации , в котором имеетс  задающий генератор, частота которого посредством дискретного делител  уменьшаетс  в 2N разтак, чтобы частота импульсов с выхода делител  равн лась частоте синхронизации. Изменение фазы импульсов с частотой следовани  /2Н осуществл етс  путем добав лени  - исключени  импульсов, подаваемых от зг1дающего генератора на вхо делител  частоты, тем самьвл устран   расхождение фазы опорных импульсов относительно импульсов входного сигнала синхроинформации, в зависимости от знака (величины и знака) фазового рассогласовани  ij .A discrete synchronization device is known, in which there is a master oscillator, the frequency of which is reduced by 2 discrete divider by 2 N so that the frequency of the pulses from the divider output is equal to the synchronization frequency. The change in the phase of the pulses with the following frequency / 2H is carried out by adding - eliminating pulses from the oscillator to the frequency divider, thereby eliminating the phase difference of the reference pulses relative to the pulses of the sync input signal, depending on the sign (magnitude and sign) of the phase mismatch ij.

Наиболее близкое к изобретению дискретное устройство синхронизации содержит последовательно соединенные задающий генератор тактовой частоты и делитель ча1стоты, а также последовательно соединенные форг-трователь The discrete synchronization device closest to the invention contains serially connected clock frequency oscillator and frequency divider, as well as serially connected forgoer

синхроинформации, импульсно-фаэовый дискриминатор и реверсивный усреднитель 2} .synchroinformation, pulse-fae discriminator and reversing averager 2}.

Это устройство характеризуетс  тем что верхн   граница частотного диапазона работы делител  частоты должна в два раза превышать номинальное значение тактовой частоты задающего генератора . Это затрудн ет проектирование высокочастотных устройств синхронизации из-за сложности реализации делител  частоты, а также сложности создани  устройства управлени .This device is characterized by the fact that the upper limit of the frequency range of operation of the frequency divider must be twice the nominal value of the clock frequency of the master oscillator. This complicates the design of high-frequency synchronization devices due to the complexity of the implementation of the frequency divider, as well as the complexity of creating the control device.

Цель изобретени  - распшреиие области рабочих частот.The purpose of the invention is to expand the range of operating frequencies.

Дл  зтого в дискретное устройство синхронизации, содержащее последовательно соединенные задающий генератор тактовой частоты и делитель частоты, а также последовательно соединенные формирователь синхроинформа1р1И, импульсно-фазовый дискриминатор и реверсивный усреднитель, введены последовательно соединенные элемент ИЛИ, реверсивный счетчик, блок поразр дного сравнени  кодов и триггер, при этом к другим реверсивного счетчика подк.пючены одни дополнительные выходы реверсивного усреднит другие выходы которого подключённ ссютаетствуннинм входам элемента ИЛИ ко вторым входам блока поразр дного сравнени  кодов подключены выходы де лител  частоты, а парафаэные эыходы триггера подключены к дополнительшл входам импульсно-фазового дискриминатора . Яа чертеже приведена струитурНа  электрическа  схема дискретного уст ройства синхронизации. Дискретное устройство синхронизации содержит последовательно соединенные задающий генератор 1 тактовой частоты, делитель 2 частотыр а также послеловательно соединенные формнро ватель 3 синхроинформации импульсно фазовый дискриминатор 4 и реверсивны усреднитель 5. Кроме того, после,цова тельно соединенные элемент ИЛИ 6р ре версивный счетчик 1g блок 8 поразр л ного сравнени  кодов, триггер 9; при этом к другим входам реверсивного счетчика 7 подключены одни дополнительные выходы реверсивного усреднител  5, другие выходы которого подклкзчены к соответствую1 сим входам лe мента HJBi 6j ко вторым входам блока 8поразр дного сравнени  кодов подключены выходг-1 делител  2 частоты, а парафазные вглходы триггера 9 подклта чены к дополнительным входам импульс но фазового дискриминатора 4 ,, Дискретное устройство синхрониэа-ции работает следующим образом, С задающего генератора 1 последовательность и myльcoв поступает на делитель 2 частоты с коэффициентом делени  N . Под действием этих импуль сов делитель 2 частоты принимает N различных состо ний от О,.00 до l.osll за один полный цикл работы., Блок 8 поразр дного сравнени  кодов определ ет состо ние, в котором находитс  реверсивный счетчик Ig также имеющий коэффициент пересчета W к формирует сигналы, управл ющие работой триггера 9. При отсутствии расстройки по фазе с момента формировани  блоком поразр дного сравнени  кодов одного управ л ющего сигнала до другого делитель 2 частоты проходит все N состо ний независимо от состо ни , в котором находитс  реверсивный счетчик 7, Под действием этих импульсов триггером 9формируютс  парафазные сигнальг по ступающие на вкход дискретного уст ройства синхронизации и на управл ющие/входы импулЬсно-фазового диско NWHBTOpa 4, на сигнальный вход котО рого приход т импульсные сигналы с выхода формировател  3 синхроинформации . При этом сигналы рассогласовани  отсутствуют и изменени  состо  ни  рейерсивного счетчика {например 0.0,0011) не происходите Наличие фазовой расстройки .А s;J; приводит к по влению сигналов коррекции на вьЕ-шда.х импульсно-ф аэового дискриминатора 4, харахтеризугаших знак рассогласовани f которые (после усреднбнин Е раверсиЕНом усреднителе 5) -iapes эламент ИЛИ б ггостуггают -га нкод реверсивного счетчика 7 к измен ют ггс качалытое coCTonHE-ie Os,;0011 в каправленни.. соответатвуК Ецем компенсации величины расстройки ппрадеп емой знаком рассогласонани « Ислк сигналы снк;(:ро нформаг,ии опережают по фазе сигна:ш , uopf-.iKpyevnje дискрвткг.-ш, устройством син:; :ронкаации. .го реверсивный счетчик 7 Ъар-гкодит в состо ни  О ,, , : 0) П J, О г , ; 001. . лрецшествугощне своему Ha4aj;f:nO-iy ос/г-гой ниш Os,,o011, Б случае отставании реверсивный счетчик 7 состо ни  О , ,. : 00 , fi . щие его начальному си; до полной кампенсации сог,па.совани  д f.j. Прн отсутствии расе нн акотО изменени  состо. ни  реазр™ си эного счетчика 7 не г.|роисход.йг и фаза сигналов ка выходе дискрег/мого устройства пннхро иЗгл;.;,г .:-: ь.Н ;-i:;ie- h нет с.  „ , nHCHpSTtJOii Vi.b pt.iiiOT:iC rJJiKMtji .ЧЭй iiHHf содержащее последозателько ееединенные эадаюгций гег-е :атор Тс;.;.О-вой частота и делитель частой-н. а также посладоадтельно соедннекнне ФормироБатэль сингфокнформацни, имПуЛЬгЗПО фаЗОИЫЙ ДИСКр11МКНаЭ;Пр i peFSpСИРПЬ Й Cpft pHl/ J/exnFj .- о .:; : - л г Ю at е е с   тем что,, с целью расшире-ни  oQjjacTtT рабочих частог; взеданУ пос.педоват эль 1о соединеонке элеьсенты ИЛИ- реверсиБный счетчитг. бло )it3pag р дного сравнени  кодов и триптш, при ЭТОМ; к другим входам реверсивного счетчика подас/ноченЕ-г одни допол нителькые зыходы ревераивного усплк-тел . другие ззыкоды которого :юдклю чеиы н еоотзегстзуюстим вкодам ь.).амен та ИЛИр ко вторым входам блоке taipagр дного сравнени  кодов подклтачепы зыкоды делител  частоты« а 51арафаз ные выходы триггера гюдгслюченк г; дополнит ельньМ aKOTiaiv чмпульсно-фа ового дискри шнаторЗс Источники и фopEлaциHf прпклтне в и в н и ма н и е ПОл э к с п е р т и з е г . 1 о Авторское свидетельство :ССР и 314320. кл.. Н 04 Ъ 7/02f 1Э70„For this purpose, a discrete synchronization device containing a series-connected clock master oscillator and a frequency divider, as well as a serially connected synchroinformer1P1 generator, a pulse-phase discriminator and a reversing averager, are introduced in series an OR element, a reversible counter, a bit comparison code block and a trigger, at the same time, one additional outputs of the reverse are averaged to the other reversible meters, the other outputs of which are connected are connected The two-element inputs of the OR element are connected to the second inputs of the one-time comparison block of the frequency divider outputs, and the paraphase trigger outputs are connected to the additional inputs of the pulse-phase discriminator. The drawing shows the electrical circuit of the discrete synchronization device. The discrete synchronization device contains serially connected master clock oscillator 1 clock, divider 2 frequency clock and successively connected clock generator 3 pulse information phase discriminator 4 and reversible averager 5. In addition, after a consistently connected element OR 6p reversal counter 1g block 8 full code comparison, trigger 9; at the same time, one additional outputs of the reverse averager 5 are connected to the other inputs of the reversible counter 7, the other outputs of which are connected to the corresponding inputs of the HJBi 6j element to the second inputs of the 8-bit comparison code block are connected to the output frequency divider-1 2 frequencies, and the paraphase triggers are connected The additional inputs of the pulse but the phase discriminator 4 ,, the discrete synchronization device works as follows, From the master oscillator 1 sequence and mylco is fed to the divider 2 frequency dividing coefficient N. Under the action of these pulses, the frequency divider 2 accepts N different states from O, .00 to l.osll in one complete cycle of operation., Block 8 of the code comparison compares the state in which the reversible counter Ig is also having a conversion factor W k generates the signals that control the operation of the trigger 9. In the absence of a phase detuning, since the unit forms a one-to-one comparison of the codes of one control signal to another, the frequency divider 2 passes through all N states regardless of the state in which the reverse an explicit counter 7, under the action of these pulses trigger 9formiruyuts paraphase signalg by stepping on vkhod discrete tron devices synchronization and to the control / pulse-phase inputs NWHBTOpa disc 4, the signal input coming Koto cerned m pulse signals output from the shaper 3 sinhroinformatsii. In this case, there are no mismatch signals and no changes in the state of the reiers counter (for example, 0.0.0011) do not occur. There is a phase mismatch .A s; J; leads to the appearance of correction signals on the VE-shda.x pulsed-f aerial discriminator 4, which are characterized by the mismatch sign f (which after the average E by the reverse of the averager 5) -iapes elament ORb of the fatigue-hen nkod of the reversing counter 7 changes yrschaler -ie Os,; 0011 in the right direction .. according to ETS, compensation of the detuning value with the preceding mismatch sign “Islk signals snc; ((: Ro nformag, ai are ahead of the signal phase: w, uopf-.iKpyevnje discovery-w, device syn :; : renunciations. its reversible counter 7 bar-gkodit in O ,, audio, 0) P J, O g; 001.. ha4aj; f: nO-iy wasps / r-g niches Os ,, o011, in the case of lag reversible counter 7 of the state O,. : 00, fi. his initial si; until full compensation of coz, pa.sovani d f.j. Prn no race noc atoto change. Neither the reazr ™ of a single counter 7 is not the | gaming output and the phase of the signals from the output of the disregional device PNNHRO and ZGL; ..;, r.: -: .H; -i:; ie- h no c. „, NHCHpSTtJOii Vi.b pt.iiiOT: iC rJJiKMtji. CHE iiHHf containing the post-herwith herg-e: ator Tc; ..;. O-frequency and divider frequent-n. as well as compliantly formimirobatel syngofoknformatsni, imPULZPO PHASE DISKr11MKNaE; Pr i peFSpIRIRY Cpft pHl / J / exnFj .- о.:; : - lg y at at e e so that, with the goal of expanding the oQjjacTtT working frequencies; It was erected at a pedo ped el 1o connection of an element or a reversible count. blo) it3pag of a regular comparison of codes and tripsh, with IT; to the other inputs of the reversible counter feed / nightE-g, some additional zyhods of the revertive time-phone. other zyzkody which: yudkly cheyy neotezstuzuyuym in the code.). Replacing the ILIR to the second inputs of the taipad block is a common comparison of the subcategory codes of the frequency divider “and 51 phase outputs of the trigger trigger signal; additional m aKOTiaiv cum-and-fow of a new discriminator ss Sources and characteristics of the pr pkclne in and on and 1 o Copyright certificate: SSR and 314320. cl. H 04 b 7 / 02f 1E70 „

f г f g

у f if i