SU563736A1 - Устройство дл синхронизации равнодоступных многоканальных систем св зи - Google Patents

Description

1

Изобретение относитс  к радиосв зи и может использоватьс  в многоканальных синхронно-адресных системах св зи с временным разделением каналов, в которых обмен информацией между несколькими приемо-передающими станци ми (абонентами) осуществл етс  на одной частоте в неперекрывающихс  интервалах времени.

Известно устройство дл  синхронизации равнодоступных многоканальных систем св зи , содержащее последовательно соединенные фильтр и узел канальной синхронизации 1.

Однако известное устройство требует больщого объема синхронизирующей информации.

Цель изобретени  - сокращение объема синхронизирующей информации.

Дл  этого в устройство дл  синхронизации равнодоступных многоканальных систем св зи , содержащее последовательно соединенные фильтр и узел канальной синхронизации, введены узел тактовой синхронизации, узел фазировани  и блок определени  последнего бита информации, при этом один вход фильтра соединен с входом узла тактовой синхронизации , другие входы которого подключены к соответствующим выходам узла канальной синхронизации, а выходы - соответственно к другим входам фильтра и входам блока определени  последнего бита информации и узла канальной синхронизации, дополнительные

вход и выход которого соединены с узлом фазировани .

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - структурна  схема узла тактовой синхронизации.

Устройство дл  синхронизации равнодоступных многоканальных систем св зи содержит последовательно соединенные фильтр 1 и узел 2 канальной синхронизации, а также

узел 3 тактовой синхронизации, узел 4 фазировани  и блок 5 определени  последнего бита информации, при этом один вход фильтра I соединен с входом узла 3 тактовой синхронизации , другие входы которого подключены

к соответствующим выходам узла 2 канальной синхронизации, а выходы - соответственно к другим входам фильтра I и входам блока 5 определени  последнего бита информации и узла 2 канальной синхронизации, дополнительные вход и выход которого соединены с злом 4 фазировани .

Узел 2 состоит из ключа 6, блока 7 фазовой автоподстройки, делител  8 частоты, блока 9 переключени , элемента ИЛИ 10 и распределител  11. Узел 4 фазировани  состоит из элемента И 12 триггера 13, элемента 14 задержки , формировател  15 импульса начальной установки, счетчиков 16 и 17, элементов ИЛИ 18 и 19 и временного дискриминатора 20. Узел

3 тактовой синхронизации состоит из блока

21 выделени  сигналов синхронизации, временного дискриминатора 22, реверсивного счетчика 23, генератора 24, управител  25, управл емого делител  26, кольцевого регистра 27, блока 28 переписи кода, блока 29 формировани  импульсов перезаписи и продвижени  и делител  30.

Устройство работает следующим образом.

Входной сигнал поступает на вход узла 3 тактовой синхронизации и на вход фильтра 1. Импульсы сипхрОНизации с выхода фильтра 1 подаютс  через открытый ключ 6 на блок 7 фазовой автоподстройки, где происходит слежепие за фазой прин того сигнала синхронизации.

Состо ние блока 9 переключени  зависит от режима работы абонента.

Если абонент работает только на прием, то делитель 8 частоты отключен блоком 9 переключени  и синхронизаци  распределител  11 осуществл етс  сигналом с выхода блока 7 фазовой автоподстройки.

При работе абонента на передачу и прием в разных временных каналах распределитель 11 синхронизируетс  сигналами с выхода блока 7 через делитель 8 частоты, который выполн ет в этом случае роль разв зки. Этим достигаетс  частична  независимость приема и передачи сигналов синхронизации.

Синхронизаци  распределител  11, выполненного на регистре сдвига с обратной св зью, цроизводитс  по установочной шине с выхода блока переключени  9 через элемент ИЛИ 10, а продвижение -импульсами с выхода генератора 24.

Дл  ускорени  времени фазировани  узла 2 канальной синхронизации служит узел 4 фазировани .

Импулье синхронизации с выхода фильтра 1 через элемент И 12 подаетс  на установочный вход управл емого делител  блока 7 фазовой автоподстройки непосредственно, а также через элемент ИЛИ 10 на установочный вход распределител  11. Этот же импульс поступает па один из входов временного дискриминатора 20, где сравниваетс  с временным стробом позиции последнего элемента сигнала фазирующей комбинации, дешифрируемой с распределител  И. Разрещение на занесение кода в распределитель 11 и блок 7 фазовой автоподстройки через элемент И 12 осуществл етс  триггером 13, один из входов которого подключен к выходу элемента И 12 через элемент 14 задержки, другой - к выходу счетчика 16 через элемент ИЛИ 18. Начальна  установка счетчиков 16 и 17, триггера 13 производитс  выходным сигналом формировател  15 импульса начальной установки через элементы ИЛИ 18, 19. Перекрестный сброс счетчиков 16, 17 осуществл етс  через элементы ИЛИ 18, 19.

В момент включени  питани  импульс начальной установки через элементы ИЛИ 18, 19 сбрасывает показани  счетчиков 16, 17 и устанавливает триггер 13 на разрешение занесени  кода в распределитель 11 и управл емый делитель блока 7 фазовой автоподстройки через элемент И 12. Первый отклик фильтра 1 через элемент И 12 осуществл ет первоначальное фазирование распределител 

11и управл емого делител  блока 7. Задержанный импульс с выхода элемента И 12 опрокидывает триггер 13 и блокирует элемент И 12. Затем происходит анализ правильности фазировани  распределител  11 и блока 7. Такой анализ осуществл етс  с помощью временного дискриминатора 20 и счетчиков 16 и 17 с перекрестным сбросом. Если занесение кода было истинным, временной

строб с выхода распределител  11 совпадает с приходом последующих импульсов сигнала синхронизации. Они сравниваютс  во временном дискриминаторе 20.

В результате происходит переполнение счетчика 17, подключенного к выходу схемы совпадени  временного дискриминатора 20, который сбрасывает показани  счетчика 16 при каждом переполнении. Если занесение кода произощло ложным импульсом, то переполп етс  счетчик 16, подключенный к выходу схемы несовпадени  временного дискриминатора 20, который перебрасывает триггер 13 на повторное занесение кода через элемент И

12в распределитель 11 и управл емый делитель блока фазовой автоподстройки и сбрасывает счетчик 17.

Процесс повтор етс  до тех пор, пока фазирование распределител  11 и блока 7 фазовой автополсройки не осуществл етс  истиниым импульсом синхронизации с выхода фильтра 1.

Открывание ключа 6 ос)ществл етс  стробимпульсом позиции последнего элемента сигнала синхронизации с выхода распределител  11.

После этого ключ 6 закрываетс  и остаетс  закрытым на прот жении канального интервала до поетуплени  сигнала фазирующей комбинации в следующем временном канале,

что исключает прохождение ложных сипхроимлульсов на вход блока 7 фазовой автоподстройки .

Синхронизаци  по тактам осуществл етс  узлом 3 тактовой синхронизации, в котором

происходит запоминание фазы опорного сигнала управл емого делител  26 в конце каждого временного канала и восстановление ее в начале этого же капала через цикл работы. Пусть за врем  приема сигнала «Вызов,

который предшествует передаче информационного сигнала в том же временном канале и принимаетс  другим устройством, не требующим знани  фазы тактовой частоты, в соответствующем временном канале устран етс 

рассогласование между опорным и входным сигналами. При этом между эталонным сигналом на выходе делител  30 и опорным «а выходе управл емого делител  26 устанавливаетс  определенный фазовый сдвиг. Этому

фазовому сдвигу соответствует определенный

код управл емого делител  25 в моменты по влени  импульсов на выходе делител  30. Этот код в конце канального интервала заноситс  в кольцевой регистр 27 импульсом записи кода, вырабатываемым блоком 29 формировани  импульсов перезаписи и продвижени , и прив занным по фазе к эталонпому сигналу с выхода делител  30.

Установка фазы опорпого сигнала в начале временного канала производитс  в обратном пор дке импульсом установки кода в управл емом делителе 26. Этот имиульс также совпадает по фазе с эталонным сигналом.

Продвижение кода в кольцевом регистре 27 производитс  пачкой импульсов, следующей в промежутке времени между импульсами записи и импульсом установки кода. Число импульсов в пачке равно числу элементов кода . Выбор длины кольцевого регистра 27 производитс  с учетом количества временных каналов и требуемой точности запоминани  фазы.

Таким образом, узел 3 тактовой синхронизации обеспечивает иезависимую тактовую синхронизацию по сигналам различных абонентов , работающих в разных временных каналах с различными фазовыми сдвигами тактовой частоты.

Сигналы с выхода узла 3 поступают на фильтр 1, обеспечива  тем самым синхронный прием сигнала фазирующей комбинации.

Импульсы синхронизации с выхода ключа 6 служат дл  определени  первого и последнего бита информации, передаваемой во временном канале. Причем первый бит информации определ етс  непосредственно по сигнал} с выхода фильтра 1, сн-имаемого с выхола ключа 6, а последний - путем подсчета тактовых импульсов в блоке 5 определени  последнего бита информации, в состав которого входит делитель с коэффициентом пересчета , равным количеству символов информационной части сигнала во временном канале. Подсчет тактовых импульсов в блоке 5 начинаетс  с момента прихода имиульса синхронизации с выхода ключа 6 и кончаетс  после переполнени  делител  блока 5.

Ф о р м } л а изобретени 

Устройство дл  синхронизации равнодоступных многоканальных систем св зи, содержащее последовательно соединенные фильтр и узел канальной синхронизации, отличающеес  тем, что, с целью сокращени  объема синхронизирующей информации, введены узел тактовой синхронизации, узел фазировани  и блок определени  последнего бита информации , при этом один вход фильтра соединен с входом узла тактовой синхронизации,

другие входы которого подключены к соответствующим выходам узла канальной синхронизации , а выходы - соответственно к другим входам фильтра и входам блока определени  последнего бита информации и ззла

канальной синхронизации, допол«ительные вход и выход которого соединены с узлом фазировани .

Источники информации, прин тые во внимание при экспертизе

1. Авторское свидетельство СССР .Уо 475743, кл. Н 04L 7/06, 1973.