SU559465A1 - Device for selection of information channels - Google Patents

Description

Изобретение относнтс  к электросв зи и мо гет использоватьс  дл  ввооа телеметрической информации в системы Обработки данных н в системах регистрации телеметрической информации. Известно устройство дл  селекции информационных каналов, содержащее счетчик канальных импульсов и декодирующую матрицу {1 . Оциако известное устройство обладает недостаточной информативностью . Известно также устройство дл  селекции ншформационных каналов, содержащее блок приема информации, соединенный с первым входом основного блока выделени  каналов, вьшолненного в виде последовательно соединенных регистра фазы, блока сравнённ  и счетчика адреса канала, и блок пам ти , соешшенный с вторым входом основного блока выделени  каналов 2J. Однако в данном устройстве дл  выделени  информационных каналов из кадров высокой информативиости с различными частотами опроса каналов требуетс  большой объем блока пам ти. Цель изобретени  - упрощение устройства уменьшени  числа  чеек блока пам ти. Дл  этого в устройство дл  селекции информационных каналов, содержащее блок приема информации , соединенный с первым входом основного блока выделени  каналов, выполненного в виде последовательно соединенных регистра фазы, блока сравнени  и счетчика адреса канала, и блок пам ти, соединенный с вторым входом основного блока вьщелени  каналов, введены сумматор, регистры начального адреса и п дополнительных блоков выделени  каналов, входы которых соединены с соответствующими входами основного блока выделени  каналов, при этом выходы основного и дополнительных блоков вьщелени  каналов через сумматор подключены к блоку пам ти, дополнительный выход которого подключен к третьим входам основного и дотюлннтельных блоков выделени  каналов, а каждый из регистров начального адреса соединен с адреса канала соответствующего блока вьщелени  каналов, к дополнительному входу регистра фазы которого подключен выход блока сравнени . На чертеже изображена структурна  электрическа  схема предложенного устройства. Устройство содержит основной блок 1 выделени  каналов ипдополнительных блоков 2 выде-.The invention relates to telecommunications and can be used for dual-telemetry information in data processing systems and telemetry information recording systems. A device for selecting information channels is known, comprising a channel pulse counter and a decoding matrix {1. Otsiako known device has insufficient information. It is also known a device for selecting information channels comprising an information receiving unit connected to a first input of a main channel allocation unit, executed in the form of serially connected phase register, a compared module of a channel address counter, and a memory unit connected to a second input of a main channel allocation unit 2J. However, in this device, a large amount of memory block is required to allocate information channels from highly informative frames with different channel scanning frequencies. The purpose of the invention is to simplify the device for reducing the number of cells in a memory unit. For this, a device for selecting information channels, comprising an information receiving unit, connected to a first input of a main channel allocation unit, made up of serially connected phase register, a comparison unit and a channel address counter, and a memory unit connected to a second input of the main allocation unit channels, an adder, registers of the initial address, and n additional allocation blocks of channels, whose inputs are connected to the corresponding inputs of the main allocation block, are entered, and the outputs are of the separate and additional blocks of channel allocation through the adder are connected to the memory block, the auxiliary output of which is connected to the third inputs of the main and secondary channel allocation blocks, and each of the initial address registers is connected to the channel address of the corresponding block of the channel selection, to the auxiliary input of the phase register of which is connected output of the comparison unit. The drawing shows a structural electrical circuit of the proposed device. The device comprises a main unit 1 for allocating channels and additional units 2 vyde-.

лени  каналов, каждый тлз которых выпозшен в виде последовательно соединенных регистра фазы 3, блока сравнени  4 и счетчика адреса 5 канала, а также содер сит блок приема информации 6, соединенный с первым входом основного блока 1 выделени  каналов, и блок пам ти 7, соединенный с вторым входом основного блока 1 выделени  каналов, при этом входы дополнительных блоков 2 вьщеле1ш  каналов соединены с соответствующими входами основного блока 1 выделени  каналов, а выходы основного блока I и дополнительных блоков 2 выделени  каналов через сумматор 8 подключены к блоку пам ти 7, дополнительный выход которого подключен к третьим входом основного блока 1 и дополнительных блоков 2 выделени  каналов. Устройство содержит также регистры 9 начального адреса, каждьш из которых соединен с счетчиком адреса 5 соответствующего блока 1,2 вьщелени  каналов, к дополнительному входу регистра фазы 3 которых подключен выход блока сравнени  4.laziness channels, each of which is produced in the form of serially connected phase register 3, comparison unit 4 and channel address 5 counter, and also contains information receiving unit 6 connected to the first input of the main channel allocation unit 1 and memory unit 7 connected with the second input of the main channel allocation unit 1, while the inputs of the additional blocks 2 of the lane channels are connected to the corresponding inputs of the main channel allocation unit 1, and the outputs of the main unit I and the additional channels 2 allocation channels through an adder 8 are connected to the memory block 7, the auxiliary output of which is connected to the third input of the main unit 1 and the additional allocation units 2. The device also contains the registers 9 of the start address, each of which is connected to the address counter 5 of the corresponding block 1.2 of the channel bins, to the additional input of the phase 3 register of which the output of the comparison block 4 is connected.

Устройство работает следующим образом.The device works as follows.

На вход 11 блока приема информации 6 nociyпает маркер цикла, который устанавливает его в начальное состо ние и разрешает дальнейшее функщюнирование устройства. На вход 10 поступают канальные импульсы. На выходе блока приема информации 6 формируетс  номер канального импульса в цикле, который поступает на вход блоков сравнени  4 основного блока 1 и дополнительных блоков 2 вьщелени  каналов. Число разр дов блока сравнени  4, участвующих в сравнении, задаетс  управл ющими сигналами в зависимости от частоты опроса каналов, выдел емых данным блоком вьщеле1ш  каналов 1,2. При совпадении номера канального импульса с фазой, записанной в регистре фазы 3, срабатывает соответствующий блок сравнени  4, формирующий импульс сравнени , который поступает на управл ющие входы регистра фазы 3 и счетчика адреса 5 канала, а также на входы сумматора 8. По переднему фронту импульса сравнени  через один вход сумматора 8 на адресный вход блока пам ти 7 поступает адрес со счеттака адреса 5 канала того блока выделени  1,2, в котором произощло сравнение, а через другой вход сумматора В импульс сравнени  проходит на управл ющий вход блока пам ти 7 и осуществл етс  обращение к блоку пам ти 7 по адресу, выбранному сумматором 8.At the input 11 of the information receiving unit 6, a loop marker is inserted that sets it to the initial state and allows further device operation. The input 10 receives channel pulses. At the output of the information receiving unit 6, the number of the channel pulse in the cycle is formed, which is fed to the input of the comparison blocks 4 of the main block 1 and additional blocks 2 of the channel gap. The number of bits of the comparison block 4 involved in the comparison is set by the control signals depending on the frequency of polling the channels allocated by this block in the channel 1 1.2. When the number of the channel pulse coincides with the phase recorded in the phase 3 register, the corresponding comparison block 4 is triggered, which generates a comparison pulse that goes to the control inputs of the phase 3 register and the channel address 5 counter, as well as to the inputs of the adder 8. On the leading edge of the pulse comparison through one input of the adder 8 to the address input of the memory block 7 receives the address from the count of the channel address 5 of that allocation unit 1.2, in which the comparison took place, and through the other input of the adder B the comparison pulse passes to the control input a memory unit 7 and the treatment is carried out to the memory unit 7 to the address selected by the adder 8.

Из блока пам ти 7 выбираетс  фаза, определ юща  местоположение канального импульса следзтощего информационного канала данной частотной , номер информационного канала в данном такте и признак записи начального адреса. Фаза записываетс  в регистр фазы 3 соответствующего блока вьщелени  каналов 1,2, а номер вьще  емого канала поступает на выход устройства . По заднему фронту импульса сравнени  в зависимости от состо ни  признака записи начального адреса (О или Г) к содержимому счетчикаFrom the memory block 7, a phase is selected, which determines the location of the channel pulse of the next information channel of a given frequency channel, the number of the information channel in a given clock cycle, and the sign of the starting address. The phase is recorded in the phase 3 register of the corresponding block of channel 1.2, and the number of the channel to be inserted goes to the output of the device. On the falling edge of the comparison pulse, depending on the state of the recording attribute of the starting address (0 or D) to the contents of the counter

адреса 5 соответствующего блока 1, 2 вьщелени  каналов добавл етс  единипа при нулевом признаке или в него записываетс  начальный адрес с регистрт 3 при единичном признаке.the address 5 of the corresponding block 1, 2 of the channel allocation is added with a zero sign or a starting address is written to it from register 3 with a single sign.

Признак записи начального адреса блока пам ти 7 определ ет границы массивов в блоке пам ти дл  каждого блока 1,2 вьщелени  каналов. Дл  организации массивов каждого блока 1,2 выделени  каналов в регистры 3 записываютс  начальные адреса массивов.The sign of recording the starting address of memory block 7 defines the array boundaries in the memory block for each block 1.2 of the channel allocation. To organize the arrays of each channel allocation unit 1.2, registers 3 record the starting addresses of the arrays.

В последнем слове каждого массива оперативного запоминающего устройства содержитс  признак записи начального адреса, по которому начальный адрес с регистра 9 переписываетс  в счетчик адреса 5. В остальных словах массива признак отсутствует (равен ну.то), и к содержимому счетчика адреса 5 при выборке слов из оперативного запоминающего устройства доба л етс  единица.The last word of each random access memory array contains a record of the starting address at which the starting address from register 9 is rewritten into the address counter 5. In the remaining words of the array, there is no sign (equal to nu.), And to the contents of the address counter 5 when retrieving words from random access memory unit is added.

С каждым поступлением канального импульса осуществл етс  сравнение номера канального импульса с блока приема информации 6 и содержимого регистра фазы 3 всех блоков выделени  каналов 1,2. При равенстве номера канального импульса и фазы, записанной в регистре фазы 3 любого блока выделени  каналов, срабатывает соответствующий блок сравнени  4 и устройство производит вьщеление номера информационного канала аналогично описанному выще.With each arrival of the channel pulse, the number of the channel pulse from the information receiving unit 6 and the contents of the phase register 3 of all allocation units of channels 1.2 are compared. If the number of the channel pulse and the phase recorded in the phase register 3 of any channel allocation unit are equal, the corresponding comparison unit 4 is triggered and the device performs the allocation of the information channel number in the same way as described above.

Если число градаций частот опроса будет равноIf the number of gradations of survey frequencies will be equal to

числу блоков выделени  каналов, то дл  выделени the number of channel allocation units, then to allocate

К информационных каналов потребуетс  КK information channels will require K

 чеек оперативного запоминающего устройства, чтоrandom access memory cells that

намного меньще, чем в известном устройстве.much smaller than in the known device.

Применение предлагаемого устройства значительно сокращает объем оперативного запоминающего устройства. The application of the proposed device significantly reduces the amount of random access memory.

Claims (2)

Формула изобретени Invention Formula Устройство дл  селекции информационныхDevice for the selection of information каналов, содержащее блок приема информации, соединенный с первым входом основного блока вьщелени  каналов, вьшолненного в виде последовательно соединенных регистра фазы, блока сравнени  и счетчика адреса канала, и блок пам ти,channels, containing the information receiving unit, connected to the first input of the main channel allocation unit, executed in the form of serially connected phase register, the comparison unit and the channel address counter, and the memory unit, соединенный с вторым входом основного блока вьщелени  каналов, отличающеес  тем, что, с целью упрощени  устройства путем уменьшени  числа  чеек блока пам ти, введены сумматор, регистры начального адреса и п дополнительныхconnected to the second input of the main block of channel allocation, characterized in that, in order to simplify the device by reducing the number of cells of the memory block, an adder, initial address registers and n additional блоков вьщелени  каналов, входы которых соединены с соответствующими входами основного блока вьщелени  каналов, при зтом выходы основного и дополнительных блоков выделени  каналов через сумматор подключены к блоку пам ти, дополнительный выход которого подключен к третьим входам основного и дополнительных блоков выделени  каналов, а каждый из регист-. ров начального адреса соединен с счетчиком адреса канала соответствующего блока выделени  каналов , к дополиительному входу регистра фазы которого подключен выход блока сравнени . Источники информаиии, прин тые во внимание ри экспертизе: 1. Авторское свидетельство СССР N 213934, и.Кл Н 04 J 3/08,1968. blocks of channels, the inputs of which are connected to the corresponding inputs of the main block of channel allocation, while the outputs of the main and additional blocks of channel allocation are connected via an adder to a memory block, the auxiliary output of which is connected to the third inputs of the main and additional blocks of channel allocation, and each register -. The ditch of the start address is connected to the channel address counter of the corresponding channel allocation unit, to the additional input of the phase register of which the output of the comparison unit is connected. Sources of information taken into account during examination: 1. USSR Copyright Certificate N 213934, and. Cl N 04 J 3/08, 1968. 2. Авторское свидетельство СССР № 489232. М. Юе. Н 04 J 3/00,1973.2. USSR author's certificate number 489232. M. Yue. H 04 J 3 / 00,1973.