SU557503A1 - Устройство дл контрол дискретных каналов св зи - Google Patents

Устройство дл контрол дискретных каналов св зи

Info

Publication number
SU557503A1
SU557503A1 SU2123226A SU2123226A SU557503A1 SU 557503 A1 SU557503 A1 SU 557503A1 SU 2123226 A SU2123226 A SU 2123226A SU 2123226 A SU2123226 A SU 2123226A SU 557503 A1 SU557503 A1 SU 557503A1
Authority
SU
USSR - Soviet Union
Prior art keywords
outputs
output
inputs
circuits
integrator
Prior art date
Application number
SU2123226A
Other languages
English (en)
Inventor
Павел Петрович Жигора
Владимир Францевич Кисоржевский
Original Assignee
Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority to SU2123226A priority Critical patent/SU557503A1/ru
Application granted granted Critical
Publication of SU557503A1 publication Critical patent/SU557503A1/ru

Links

Landscapes

  • Mobile Radio Communication Systems (AREA)

Description

1
Изобретение относитс  к радиотехнике и может использоватьс   дл  контрол  качеств дискретных канапов св зи с переменнБ1ми параметрами без перерывов св зи.
Известно устройство дл  контрол  каналов св зи, содержащее стробирующий каскад и регистры сдвигвэ причем, выход стробирующего каскада подключен к входам двух идентичных канапов, настроенных на прием, сигналов - Э1шивалентов символов О и 1 каждый из которых состоит из последовательно соединенных аналогового сумматора с устанавливаемым порогом., регистра сдвига, решающего блока, реализующего логику выбора , причем выход решающего блока первого канала подключен к сумматору, а на другой вход его подключен выход рещаюшего блока второго канала l .
Известно также устройство дл  контрол  дискретных каналов св зи, содержащее ко- герентный коррел ционный приемник с двум  интеграторами, выход каждого из которых подключен через спусковую схему к соответствующим входам, двух схем совпадени ,а также дополнительный интегратор 2J.
Однако в этом устройстве при его включении затрачиваетс  значительное врем  вхождени  в рабочий режим. Это обусловлено тем, что порог регулируетс  .по с}1гналам ненадежного обнарул енч , частость по влени  которых зависит от качества канала, дл  достижени  установившегос  режима устройства должна быть набрана определенна  статисгике атих сигнапов. При этом, чем выше качество контролируемого канала, тем реже по вл гот- с  сигналы наладежкого обнаружени  л, следов а епьно, тем, большее врем  переходного процесса в цепи регулировки порога после включени  устройства.
Цель изобретени  увеличент:е быстродействи  устройства.

Claims (2)

  1. Дл  этого в устройство .дл  контрол  дис- кратных каналов св зи, содержащее когерентный коррел ционный приемник с двум  интег- раторак5И., выход каждого из которых подхшючек чарез спусковую схему к соответст.вуюlavAi входам двух схем совпадени , а TaitKie дополнительный интегратор, введены сумматор и блок масштабировани ,, при этом выходы интеграторов когерентного коррел ционного приемника через последовательно со единенные сумматор, дополнительный интегратор и блок масштабировани  подключены к управл ющим входам спусковых схем. На чертеже приведена структурна  электрическа  схема предложенного устройства . Устройства дл  контрол  дискретных каналов св зи, содержит когерентный коррел  цио)Е-шый приемник 1 с двум  интеграторами 2, выходы которых подключены через спусковые схемы 3,4 к соответствующим входам двух схем совпадени  5,6, а также через последовательно соединенные сумматор 7, дополнительный интегратор 8 и блок 9 масштабировани  подключены к управл ющим входам спусковых схем 3,4. Входы интегра торов 2 соединены с входами когерентного коррел ционного приемлика 1 через умножители 10, а выходы спусковых схем 5,6 сое динены через элемент ИЛИ 11 с входом решающего блока 12, Устройство работает следующим образом . На когерентный коррел ционный приемник 1 подаютс  эталонный и соответствующий ему зашумленный сигналы. Случайные сигналы, получающиес  на выходах интеграторов 2, поступают на информационные входы спусковых схем 3 и 4, а также на входы сумматора 7. Если величина этих сигналов больше величины порогового сигнала, поступающего с выхода блока 9 на управл ющие входы спусковых схем 3,4 то на их единичных вы ходах по вл ютс  сигналы, поступающие на cxeiviy совпадени  5, ас ее выхода через элемент ИЛИ 11 на вход решающего блока 12. Если величина случайных сигналов, получающихс  на выходах интеграторов 2, мень ще величины порогового выходного сигнала -Jrблока 9, на нулевых выходах спусковых схем. 3 и 4 по вл ютс  сигналы, которые подаютс  на схему совпадени  6, ас ее выхода через элемент ИЛИ 11 - на вход решающего блока 12. Сигнал с выхода сумматора 7 поступает на вход дополнительного интегратора 8. Сглаженное значение сигнала с выхода интегратора 8 поступает на вход блока 9 и с его выхода - на управл ющие входы спусковых схем 3 и 4. Решающий блок 12 подсчитывает сигналы, поступающие на его вход, и выдает сигнал о качестве канала. В предложенном устройстве значительно повышено быстродействие работы при его упрощении и уменьшении стоимости. Формула изобр е т е н н   Устройство д.л  контрол  дискретных каналов св зи, содержащее когерентный коррел ционный приемник с двум  интеграторами , выход канодого из которых подключен через спусковую схему к соответствующим, входам двух схем совпадени , а также дополнительный интеграторJ отличающее с  тем, что, с целью увеличени  быстродействи , в него введены сумматор и блок м.асштабировани , при этом, выходы интеграторов когерентного коррел ционного приемника через последовательно соединенные сумматор, дополнительный интегратор и блок тасштабирова11и  подключены к управл юшим входам, спусковых схем. Источники информации, прин тые во внимание при экспертизе 13обретени  : 1. Авторское свидетельст.во СССР }, 293303, Ы 04 J 3/14, 1969.
  2. 2. Авторское свидетельство СССР № 3468О4, Н 04 В 3/46, 1970.
SU2123226A 1975-03-10 1975-03-10 Устройство дл контрол дискретных каналов св зи SU557503A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2123226A SU557503A1 (ru) 1975-03-10 1975-03-10 Устройство дл контрол дискретных каналов св зи

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2123226A SU557503A1 (ru) 1975-03-10 1975-03-10 Устройство дл контрол дискретных каналов св зи

Publications (1)

Publication Number Publication Date
SU557503A1 true SU557503A1 (ru) 1977-05-05

Family

ID=20615877

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2123226A SU557503A1 (ru) 1975-03-10 1975-03-10 Устройство дл контрол дискретных каналов св зи

Country Status (1)

Country Link
SU (1) SU557503A1 (ru)

Similar Documents

Publication Publication Date Title
JPS5596751A (en) Signal discrimination unit
SU557503A1 (ru) Устройство дл контрол дискретных каналов св зи
US3271742A (en) Demodulation system
GB1117724A (en) Processes and devices for the demodulation of carrier waves phase modulated by telegraphic signals and the like
SU566381A1 (ru) Устройство дл контрол каналов св зи
SU421138A1 (ru) Устройство контроля состояния каналовсвязи
SU502516A1 (ru) Устройство дл выделени рекуррентного синхросигнала с обнаружением ошибок
GB1518006A (en) Frequency-selective signal receiver
SU590860A1 (ru) Устройство синхронизации псевдошумовых сигналов
SU1137586A1 (ru) Демодул тор частотно-манипулированных сигналов
SU773943A1 (ru) Устройство дл синхронизации последовательностей д-кода
SU458102A1 (ru) Устройство дл приема двоичных сигналов по параллельным каналам
SU564733A1 (ru) Устройство дл приема сигналов фазовой телеграфии
SU1100743A1 (ru) Устройство коррел ционной обработки группового сигнала
SU613510A1 (ru) Устройство дл определени цикла повторени дискретной информации
SU864512A1 (ru) Регенератор импульсов
SU368627A1 (ru) УСТРОЙСТВО дл АВТОМАТИЧЕСКОГО ОПРЕДЕЛЕНИЯ ОПТИМАЛЬНЫХ ПАРАМЕТРОВ ПОРОГОВОГО ЭЛЕМЕНТА
SU586400A1 (ru) Устройство дискретного управлени фазой генератора
SU560225A1 (ru) Устройство дл умножени двух последовательностей импульсов
SU686139A1 (ru) Цифровой частотный детектор
SU886288A2 (ru) Устройство синхронизации
SU438127A1 (ru) Устройство дл контрол радиоканала передачи данных с трансформацией скоростей манипул ции
SU843281A1 (ru) Устройство дл приема сигналов кодаМОРзЕ
SU463978A1 (ru) Многоканальный дискретный коррел тор
SU903896A1 (ru) Устройство дл определени экстремумов функций