SU421138A1 - Устройство контроля состояния каналовсвязи - Google Patents

Description

1

. Изобретение относитс  к области передачи сигналов, в частности к устройствам контрол  состо ни  каналов св зи, и может быть использовано дл  контрол  качества каналов св зи с переменными параметрами без перерывов св зи.

В известном устройстве контрол  состо ни  каналов св зи, содержащем когерентный коррел ционный приемник, выходы интеграторов которого подключены ко входам двух спусковых схем, управл ющих схемами совпадени , и рещающий блок, при контроле различных типов капалов с различным видом распределений сигнала и помехи дл  увеличени  точности получени  оптимальной оценки качества канала необходимо измен ть параметры рещающего блока.

Цель изобретени  - повыщение точности контрол  дискретных каналов св зи.

Это достигаетс  тем, что выходы схем совпадени  подключены ко входу реолающего блока через последовательно соединенные генератор числовой последовательности и сумматор по модулю 2, выход которого подключен к управл ющим входам спусковых схем непосредственно, а к собственному управл ющему входу - через линию задержки; кроме того, выход рещающего блока подключен ко входу сброса генератора числовой последовательности .

На чертеже приведена блок-схема пред.пагаемого устройства.

Часть схемы, обведенна  пунктиром, представл ет собой общеизвестный когерентный коррел ционный приемник бинарных сигналов , состо щий из схем 1 умножени , интеграторов 2 и схемы 3 сравнени , выход 4 которой  вл етс  выходом информационного канала. На вход нриемника поступает сигнал

5 и эталонный сигнал 6; сигналы 7 и 8 поступают с выходов интеграторов приемника.

Спускова  схема 9 предназначена дл  получени  на ее единичном выходе сигнала, если нулевой элементарный сигнал, поступающий на ее вход, больше порога, или получени  сигнала на ее нулевом выходе, если нулевой элементарный сигнал, поступающий на ее вход, меньще порога. Спускова  схема 10 предназначена дл  получени  на ее единичном выходе сигнала, если единичный элементарный сигнал, поступающий с приемника на ее вход, больще порога, или нолучени  сигнала на ее нулевом выходе, если единичный элементарный сигнал, поступающий с приемника на ее вход, меньше порога .

Сигналы с единичных вы.чодов 11 и 12 спусковых схем и сигналы с нулевых выходов 13 и 14 поступают па схемы 15 п 16 совпаденп .

Схема 15 совпадени  предназначена дл  нолучени  на ее выходе сигнала 17 стнрани  первого рода тогда, когда на единичных выходах спусковых схем 9 и 10 имеютс  сигналы. Схема 16 совпадени  предназначена дл  получени  на ее выходе сигнала 18 стирани  второго рода тогда, когда па нулевых выходах спусковых схем 9 и 10 имеютс  сигналы.

Генератор 19 числовой последовательности предназначен дл  выдачи численного значени  очередного члена числовой носледовательности , вырабатываемой генератором по сигналам 17 или 18, постунающим на его входы. При поступлении сигнала 17 генератор 19 выдает очередной член последовательности со знаком «+, а при постунлении сигнала 18 - очередной член последовательности со знаком «-. Если сигналы 17 и 18 отсутствуют, то сигнал 20 на выходе генератора 19 не по вл етс .

Сумматор 21 по модулю 2 предназначен дл  суммировани  двух сигналов, поступающих на его входы. Лини  22 задержки предназначена дл  задержки сигнала 23 с выхода сумматора и выдачи его на второй вход сумматора в виде сигнала 24. Решающий блок 25 предназначен дл  выдачи сигнала 26, несущего информацию о качестве канала св зи на основе анализа сигнала 23, поступающего на его вход, например, на основе анализа его величины и времени, при котором сигнал 23 достигает носто нной величины. Кроме того, по сигналам 26 генератор числовой последовательности устанавливаетс  в исходное положение .

Устройство работает следующим образом.

На вход устройства поступает защумленный сигнал 5, соответствующий эталонному сигналу 6, переданному на /-и позиции кодового слова. Случайные сигналы 7 и 8, получающиес  на выходах интеграторов 2, поступают на логические входы спусковых схем 9 и 10. Если эти случайные сигналы 7 и 8 больще величины порогового .сигнала 23, то на единичных выходах спусковых схем 9 и 10 по вл ютс  сигналы, которые подаютс  на схему 15 совпадени . С выхода последней имнульс поступает на вход генератора 19.

Если случайные сигналы 7 и 8 меньше величины порогового сигнала 23, то на нулевых выходах спусковых схем 9 и 10 по вл ютс  сигналы, которые подаютс  на другой вход генератора 19. По сигналу 17 генератор 19 выдает очередное значение числовой последовательности , в частности, очередное значение члена гармонического р да

J L

Т п

с положительным знаком в виде сигнала 20, а по сигналу 18 генератор 19 выдает очередной член последовательности в виде сигнала

20 с отрицательным знаком. Сигнал 20 поступает на вход сумматора 21, на другой вход которого поступает сигнал с этого же сумматора , через линию задержки в виде сигнала 24.

Таким образом блоки 19, 21 и 22 осуществл ют регулировку порога по рекуррентному соотнощению:

+ .

где -значение порога в момент времени //j-|.i;

Ип - значение порога в момент времени tn,

Ттг - значение сигнала, вырабатываемое генератором 19 числовой последовательности в момент tn, в частности генератор числовой последовательности может вырабатывать значени  гармонического р да

J J 2 З

У„ - знак сигнала, вырабатываемого

генератором числовой последовательности в момент времени tn, знак этого сигнала («+ или «-) зависит от типа сигнала стирани , поступающего на вход

генератора числовой последовательности (сигнал стирани  первого или второго рода). Сигнал 23, измен ющийс  по рекуррентному соотнощению, кроме того, поступает на управл ющие входы спусковых схем 9 и 10, а также на вход рещающего блока 25. Последний на основе анализа сигнала 23 выдает сигнал несущей информации о качестве канала св зи и устанавливает генератор 19 в исходное состо ние .

П редмет изобретени 

Устройство контрол  состо ни  каналов

св зи, содержащее когерентный коррел ционный ириемник, выходы интеграторов которого нодключены ко входам двух спусковых схем, управл ющих схемами совпадени , и рещаю1ЦИЙ блок, отличающеес  тем, что, с

целью повыщепн  точности контрол  дискретных каналов св зи, выходы схем совпадени  подключены ко входу решающего блока через последовательно соединенные генератор числовой последовательности и сумматор по модулю 2, выход которого подключен к управл ЕОЩим входам спусковых схем неносредственно , а к собственному унравл ющему входу - через линию задержки, кроме того, выход решаюи1,его блока подключен ко входу

сброса генератора числовой носледовательности .