SU543194A2 - Communication system with first-order phase difference modulation - Google Patents

Description

1one

Изобретение относитс  к технике св зи и может использоватьс  при приеме сигналов дискретной информации при нестабильной несущей частоте.The invention relates to communication technology and can be used when receiving discrete information signals at an unstable carrier frequency.

По основному авт. св. JVo 451166 известна система св зи с фазоразностной модул цией (ФРМ) первого пор дка, содержаща  передающую часть с ФРМ первого пор дка и канал св зи, на выходе которого включен приемник ФРМ второго пор дка, содержащиЛ два квадратурных автокоррел тора, состо щих из общего элемента пам ти на ПОЛОВИНУ длительности посылки, фазовращател , двух неремножителей и двух интеграторов со сбросом , выходы которых непосредственно и через другие элементы пам ти на половину длительности посылки подключены к соответствующим перемножител м, выходы последних через судМматор подключены к порогово .му элементу, другой вход которого св зан с устройством синхронизации, соединенным также с элементами пам ти иа половину длительности посылки и с входами сброса интеграторов 1.According to the main author. St. JVo 451166 known communication system with phase difference modulation (FRM) of the first order, containing the transmitting part with the first order FRM and communication channel, the output of which includes the second order FRM receiver containing two quadrature autocorrelators consisting of a common a memory element for a HALF parcel duration, a phase shifter, two non-multipliers and two integrators with a reset, the outputs of which are directly and through other memory elements half a time the parcel is connected to the corresponding multipliers, the outputs The latter through the court are connected to the threshold element, the other input of which is connected to the synchronization device, which is also connected to the memory elements and half the sending time and to the reset inputs of the integrators 1.

Однако известна  система св зи обладает недостаточно высокой помехоустойчивостью к аддитивным шумам из-за ухудщени  энергетических соотношений в св зи с необходимостью обработки лищь половины информационных посылок.However, the known communication system does not have sufficiently high noise immunity to additive noise due to the deterioration of the energy ratios due to the need to process only half of the information packets.

С целью повыщени  помехоустойчивости к аддитивным шумам в предлагаемую систему св зи введены дополнительные су.мматор и элемент пам ти на половину длительности посылки , причем один выход блока синхронизации и управлени  соединен с первым входом дополнительного сумматора непосредственно, а другой - с вторым входом дополните.тьного сумматора через дополнительный элемент пам ти на половину длительности посылки, другой вход которого соединен с выходом сумматора и с третьим входом дополнительного сумматора, выход последнего соединен с входом порогового элемента.In order to increase the noise immunity to additive noise, an additional su.mmator and memory element are inserted into the proposed communication system for half the duration of the sending, with one output of the synchronization and control unit connected to the first input of the additional adder and the other to the second input of the additional the adder through an additional memory element for half the duration of the package, the other input of which is connected to the output of the adder and to the third input of the additional adder, the output of the latter is connected input of the threshold element.

На чертеже представлена структурна  электрическа  схема системы св зи с фазоразностной модул цией первого пор дка.The drawing shows a structural electrical circuit of a communication system with first-order phase-difference modulation.

Система св зи с ФРМ первого пор дка содержит передающую часть с ФРМ первогоThe first order FRM communication system contains the transmitting part of the first PRM

пор дка и канал св зи (на чертеже не иоказаны ), на выходе которого включен приемник ФРМ второго пор дка, содержащий два квадратурных автокоррел тора, состо щих из общего элемента пам ти 1 на половину длительиости посылки, фазовращател  2, двух перемножителей 3, 4 и двух интеграторов 5, 6 со сбросом, выходы которых непосредственно и через другие элементы пам ти 7, 8 на половину длительности посылки подключены кorder and communication channel (not shown in the drawing), the output of which includes a second order FRM receiver containing two quadrature autocorrelators consisting of a common memory element 1 for half the duration of the parcel, a phase shifter 2, two multipliers 3, 4 and two integrators 5, 6 with a reset, the outputs of which are directly and through other elements of memory 7, 8 for half the duration of the package are connected to

соответствующим перемножител м 9, 10, выходы последних подключены к входам сумматора 11, а его выход соединен с одним из входов дополнительного элемента пам ти 12 на половину длительности посылки и через дополнительный сумматор 13 с входом норогового элемента 14. Входы дополнительного сумматора 13 через дополнительный элемент пам ти 12 и непосредственно соединены с соответствующими выходами устройства 15 синхронизации и управлени , соединенного также с элементами пам ти 7, 8 и с входами сброса интеграторов 5, 6.the corresponding multipliers 9, 10, the outputs of the latter are connected to the inputs of the adder 11, and its output is connected to one of the inputs of the additional memory element 12 for half the sending time and through the additional adder 13 to the input of the normal element 14. The inputs of the additional adder 13 through the additional element the memory 12 and is directly connected to the corresponding outputs of the synchronization and control device 15, also connected to the memory elements 7, 8 and to the reset inputs of the integrators 5, 6.

Предложенна  система св зи работает следующим образом.The proposed communication system operates as follows.

С выхода канала св зи сигнал в виде имнульсов с высокочастотным заполнением и различными начальными фазами поступает на одни из входов перемножителей 3 и 4 непосредственно , а на другие входы - через общий элемент пам ти 1 (дл  перемножител  3) и через тот же элемент пам ти и фазовращатель 2 (дл  перемножител  4). Сигналы, полученные на выходах перемножителей 3 иFrom the output of the communication channel, the signal in the form of high-frequency filled pulses and different initial phases goes to one of the inputs of multipliers 3 and 4 directly, and to the other inputs through a common memory element 1 (for multiplier 3) and through the same memory element and phase shifter 2 (for multiplier 4). The signals received at the outputs of the multipliers 3 and

4,интегрируютс  в пределах О, где т -4, are integrated within O, where t is

длительность посылки, в соответствующих интеграторах 5 и 6, работающих в режиме со сбросом.the duration of the parcel, in the respective integrators 5 and 6, operating in the reset mode.

Таким образом, интегрирование производитс  последовательно дл  каждой из половин приход щих посылок (за исключением первой посылки в передаче, когда работа еще не установилась).Thus, the integration is performed sequentially for each of the half of the incoming parcels (except for the first parcel in the transmission, when the work has not yet been established).

По окончании интегрировани  интеграторыAt the end of the integration integrators

5,6 по сигналу с устройства 15 синхронизации устанавливаютс  в исходное состо ние (сбрасываютс ).5.6, the signal from the synchronization device 15 is reset (cleared).

Часть системы, состо ща  из элемента пам ти 1, фазовращател  2, перемножителей 3, 4 и интеграторов 5, 6, образует два квадратурных автокоррел тора, использующих общий элемент пам ти 1 и отличающихс  только сдвигом фаз на -ir/2 между перемножаемыми колебани ми. Эти автокоррел торы формируют напр жени , пропорциональные косинусу и синусу разности текущей фазы двух половинок каждой посылки на одних этапах («четные этапы) и второй половинки  -й и первой половинки  +1 посылки на других этапах («нечетные этапы). При работе схемы эти этапы чередуютс , причем за врем , равное 2 , имеютс  два «четных и один «нечетный этапы.The part of the system consisting of memory element 1, phase shifter 2, multipliers 3, 4, and integrators 5, 6 forms two quadrature autocorrelators that use a common memory element 1 and differ only in the phase shift by -ir / 2 between the multiplied vibrations . These autocorrelators tori form a voltage proportional to the cosine and sine of the difference of the current phase of the two halves of each package at one stage (“even stages) and the second half of the second and first half +1 package at other stages (“ odd stages). During the operation of the circuit, these stages alternate, and for a time of 2, there are two "even and one" odd stages.

Далее отсчеты посто нных напр жений поступают па перемножнтели 9, 10 непосредственно и через элементы пам ти 7,8 при помощи которых осуществл етс  совмещение на входах перемножителей 9 и 10 результатов обработки «четных и «нечетных этапов. Нанр лчбни  с выходовNext, the DC samples are received by pa multipliers 9, 10 directly and through the memory elements 7.8, which are used at the inputs of the multipliers 9 and 10 to process the results of the "even and" odd stages. Nano lchbni with exits

перемножителей 9 и 10 поступают на входы сумматора 11, на выходе которого за врем , равное длительности посылки, с интервалом т/2 по вл ютс  напр жени , пропорциональные сумме результатов обработки соответственно на первом «четном и последующем «нечетном этапах и этом же «нечетном и следующем «четном этапах.multipliers 9 and 10 are fed to the inputs of adder 11, at the output of which, at a time equal to the duration of the parcel, voltages appear at intervals of m / 2 proportional to the sum of the results of processing, respectively, at the first "even and subsequent" odd stages and the same "odd and the next “even stages.

Полученные таким образом напр жени  поступают на один из входов дополнительногоThe voltages obtained in this way are fed to one of the inputs of the additional

сумматора 13 непосредственно, а на другой - через дополнительный элемент пам ти 12. По окончании суммироваии  по сигналам с устройства 15 синхронизации и управлени  сбрасываетс  дополпительный сумматор 13 и дополпительпый элемент пам ти 12. Снимаемое с выхода дополнительного сумматора 13 напр женпе сравниваетс  с заданным порогом в пороговом элементе 14, где определ етс  знак напр жени , соответствующий переданному двоичному символу.the adder 13 directly, and on the other through the additional memory element 12. Upon completion of the summation of the signals from the synchronization and control device 15, the additional cumulator 13 and the additional memory element 12 are reset. The voltage removed from the output of the additional adder 13 is compared with the specified threshold threshold element 14, where the voltage sign corresponding to the transmitted binary symbol is determined.

Claims (1)

1. Авторское свидетельство № 451166, Д. Кл.2 П 03D 3/02, 1972 (прототип).1. Copyright certificate № 451166, D. Cl.2 P 03D 3/02, 1972 (prototype).