SU527826A1 - Делитель с переменным коэффициентом делени - Google Patents
Делитель с переменным коэффициентом делениInfo
- Publication number
- SU527826A1 SU527826A1 SU2130792A SU2130792A SU527826A1 SU 527826 A1 SU527826 A1 SU 527826A1 SU 2130792 A SU2130792 A SU 2130792A SU 2130792 A SU2130792 A SU 2130792A SU 527826 A1 SU527826 A1 SU 527826A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- register
- output
- code
- divider
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
1
Изобретение относитс к радкокзмерительной технике, предназначаетс дл использовани в цифровых cifflTesaTopax частоты радиопередающих и радиоприемных устройств Известен делитель с переменным коэффицентом делени , содержащий счетчик-де- лителЬ) состо щий из информапионного и буферного регистров, вход которого подключен к генератору эталонных сигналов, установочные входы - к выходам вентилей ввода коэффициента делени а выходы триггеров информационного регистра счетчикаделител объединены и через блок с шхро- низации подключены ко входам вентилей
ввода коэффициента делени .
Однако управление делителем с переменным коэффициентом делени дополнительным кодом управл ющего числа требует дополнительного преобразовани коэффициента делени в дополнительный код, что значительно понижает частоту ввода коэффициента делени , а следовательно и скорость делени .
Цель изобретени - повышение скорости делени .
В предлагаемый делитель ввело:; нивертор выход которого подключен ко входу первого вентил ввода коэффициента делешх , выход которого пэдклгочел к eдlшичнo ly входу первого триггера пнформацлоипогэ регистра счетчика-делител .
На чертеже и|:едст,:.5ле;;а структурна схема устройства.
Делитель с дер;-к;:т енератор эталолных :i шyльcQB 1 счетчш -делитель 2, вентили ввода коэффициента делени 3, блок сш-1хро ннзадии 4; фазовращатель 5 и инвертор 6.
Устройство работает следующим образом
Импульсы с этало.тшого генератора 1 с частотой следовш-и f параллельно поступают на входы п 1риггег)ов буферного регистра и, сдв1шутые на IT фазовращателем 5,-на входы п триггеров гшформацпонногО регистра счетчика- делител 2.
Claims (1)
- Первый импульс, поступивший на триггеры буферного регистра, переписывает в кик код триггеров информационного регистра и, пройд через фазоврашатель 5, измен ет состо ние триггеров 1-шформационного регистра на единицу. TaKHvi образо; :, эталон- ный импульс переписывает код триггеров информационного регистра в буферный и уве личивает код триггеров информационного регистра на единицу. После подсчета счетчиком-делителем 2-2 импульсов в тригге- pax информационного регистра устанавливаетс код 0111...1, т.е. первый триггер в нуле, остальные- в единице. Следующий, 1-вый, импульс с генератора 1 переписывает код 2 - 2 в триггеры буферного регистра, т.е. открьшает сквозную цепь переноса и через фазовращатель 5 поступает на выход счетчика-делител 2, Цепь переноса, представл юща собой элемент совпадени всех единиц триггеров буферного регистра, кроме первого, выдает строб разрещени дл введени коэффициента делени К. . Импульс ввода, синхронизированный с этим стробом, открывает вентили ввода 3. Первый вентиль управл ет единичным установочным входом, остальные нулевыми входами триггеров информационного регистра. Коэффициент делени в пр мом двоичном коде подаетс на устройство; при этом первый разр д коэффициента делени подаетс на первый вентиль ввода через инвертор 6, остальные - непосредственно на вентили ввода. Так как кодовое состо ние триггеров информациононго регистра - О11...1, импульс с генератора 1 (выходной) сбрась вает только те разр ды, вентили которых управл ютс единичным потенциалом, кроме первог разр;вда, т.е, в информационный регистр записываетс коэффициент делени в обратном коде, В первый разр д записываетс единица , если в нем коэффициент делени - нуль Таким образом, следующий выходной импуль по вл етс через . , т,е. каждый входной импульс проходит на выход устройства и позвол ет вводить коэффициент делени в счетчик. Момент ввода коэффициента делени жестко синхронизирован с этало№ной входной частотой. Насто щий делитель позвол ет непосредственно задавать на входе коэффициент делени в пр мом двоичном коде и таким о&разом максимально повысить частоту ввода коэффициента делени , котора равна частоте следовани выходного сигнала. Диапазон перестройки выходной частоты l-f( Формула изобретени Делитель с переменным коэффициентом делени , содержащий счетчик-делитель, состо щий из информационного и буферного регистров , вход которого подключен к генератору эталонных сигналов, установочные входы - к выходам вентилей ввода коэффицие та делени , а выходы триггеров информационного регистра счетчика -делител объединены и через блок синхронизации подключены ко входам вентилей ввода коэффициента делени , отличающийс тем, что, с целью повышени скорости делени , в н&го введен инвертор, выход которого подключен ко входу первого вентил ввода коэ4 фицента делени , выход которого подключен к единичному входу первого триггера инфорк мационного регистра счетчика-делител . При экспертизе изобретени прин то во внимание авт. св. СССР № 37475О, кл. Н ОЗ К 23/34, 1971 (прототип).Выход
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2130792A SU527826A1 (ru) | 1975-05-04 | 1975-05-04 | Делитель с переменным коэффициентом делени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2130792A SU527826A1 (ru) | 1975-05-04 | 1975-05-04 | Делитель с переменным коэффициентом делени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU527826A1 true SU527826A1 (ru) | 1976-09-05 |
Family
ID=20618347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2130792A SU527826A1 (ru) | 1975-05-04 | 1975-05-04 | Делитель с переменным коэффициентом делени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU527826A1 (ru) |
-
1975
- 1975-05-04 SU SU2130792A patent/SU527826A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1011873A (en) | Improvements in and relating to phase-modulation of a carrier wave | |
GB1105448A (en) | Improvements relating to differential phase telegraph modulation | |
EP0006468B1 (en) | Parallel to series data converters | |
SU527826A1 (ru) | Делитель с переменным коэффициентом делени | |
US3482171A (en) | Bidirectional electronic phase shifter | |
US4173003A (en) | Deltic (time compressor) with adjustable multiplication ratio | |
SU458953A1 (ru) | Делитель с переменным коэффициентом делени | |
SU374750A1 (ru) | ||
SU463978A1 (ru) | Многоканальный дискретный коррел тор | |
SU1427574A1 (ru) | Устройство дл подсчета числа единиц двоичного кода по модулю К | |
SU543171A1 (ru) | Интегральна пространственно-временна коммутационна система | |
SU1413590A2 (ru) | Устройство дл коррекции шкалы времени | |
SU482711A1 (ru) | Устройство автоматической прив зки шкал времени к эталонным радиосигналам | |
SU687407A1 (ru) | Цифровой частотомер | |
GB1069930A (en) | Improvements in or relating to data transmission systems | |
SU744948A1 (ru) | Устройство дл задержки импульсов | |
SU598238A1 (ru) | Устройство коммутации | |
SU1269035A1 (ru) | Цифровой фазометр с посто нным измерительным временем | |
SU1075413A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU1100577A1 (ru) | Преобразователь фаза-код | |
SU1693713A1 (ru) | Цифровой фазовый дискриминатор | |
SU938196A1 (ru) | Фазосдвигающее устройство | |
SU462283A1 (ru) | Многоканальное устройство дл преобразовани частотных сигналов в цифровой код | |
SU520689A1 (ru) | Делитель с переменным коэффициентом делени | |
SU510798A1 (ru) | Устройство фазового пуска |