SU526937A1 - Device for compressing information - Google Patents

Description

ющий вход блока дешифрации соединен с выходом блока синхронизации. На фиг. 1 представлена блок-схема устройства; на фиг. 2 - график аппроксимируемого процесса. Устройство дл  сжати  информации содержит (фиг. 1) сумматор 1, блок 2 оперативной пам ти, блок 3 буферной пам ти, блок 4 дешифрации , блок 5 сравнени , блок 6 синхронизации , коммутаторы 7, 8. Устройство реализует критерий выборки в соответствии с выражением --.2.Я() где Ao t/i-г/о г/о - ордината процесса в момент предыдуш ,ей трансл ции; Уг - текуща  ордината процесса; i - пор дковый номер ординаты в текуш,ей выборке; б - допустимое значение линейной аппроксимации; А, - коэффициент, завис щий от точности аппроксимации. При выполнении услови  () с выхода блока 2 оперативной пам ти, хран щей величины допусков, значение г/г-i через коммутатор 7 поступает в блок 3 буферной пам ти, где происходит запоминание существенных выборок , поступающих с непосто нной скоростью и преобразование их в поток данных с посто нной частотой следовани . Устройство работает следующим образом. При поступлении ординаты у. (выборка № i канала S) на один вход сумматора 1 на другой его вход из блока 2 оперативной пам ти поступает ордината Сумматор 1 выпол ет операцию Узп Узп-г Aj- Значение Аг поступает на вход коммутатора 8. Одновременно значение г/. поступает на вход блока 5 сравнени , на другой вход которого поступает значение блока 2 оперативной пам ти. Блок 5 сравнени  выполн ет операцию у - Уsii-i . Одновременно на блок 4 дешифрации из блока 2 оперативной пам ти поступает хран щеес  там значение опорного приращени  АО. Блок 4 дещифрации выполн ет операциюThe deciphering input is connected to the output of the sync block. FIG. 1 is a block diagram of the device; in fig. 2 - graph of the approximated process. The device for compressing information contains (FIG. 1) an adder 1, a RAM block 2, a buffer memory block 3, a decryption block 4, a comparison block 5, a synchronization block 6, switches 7, 8. The device implements the sampling criterion in accordance with the expression -. 2.I () where Ao t / i-g / o g / o is the ordinate of the process at the moment of the previous one, its translation; Ug is the current ordinate of the process; i is the ordinal number of the ordinate in the current sample; b - admissible value of linear approximation; A is the coefficient depending on the accuracy of the approximation. When the condition () is fulfilled from the output of block 2 of the RAM, which stores the tolerance values, the value of g / g-i through the switch 7 enters the block 3 of the buffer memory, where significant samples are stored that arrive at a non-constant rate and convert them to data stream with a constant frequency. The device works as follows. Upon receipt of the ordinate. (sample No. i of channel S) to one input of adder 1 to another its input from block 2 of operational memory receives ordinate Adder 1 performs the operation Uzp Uzp-g Aj- The value of Ar is fed to the input of switch 8. Simultaneously, the value of r /. is fed to the input of the comparison unit 5, to another input of which the value of the RAM block 2 arrives. Comparison unit 5 performs operation y-Usii-i. At the same time, the value of the reference AO increment stored therein is transferred to the decryption block 4 from the RAM block 2. Decryption unit 4 performs an operation.

лученное значение направл ет на блок 5 сравнени , в котором осуществл етс  операци the resulting value is directed to the comparison unit 5, in which the operation is performed

- Ег/г- Полученный результат сравниваетс  с поступивщим из блока 2 оперативной пам ти допустимым значением линейной аппроксимации А,б. Если результат этого сравнени  превысит заданное значение, то с блока 5 сравнени  поступит сигнал на включение коммутатора 7 и 8. В результате значение пройдет через коммутатор 8 и поступит в блок 3 буферной пам ти, а значение Аг через ком16 - Ег / г- The result obtained is compared with the admissible value of linear approximation received from block 2 of RAM, A, b. If the result of this comparison exceeds the specified value, then from the comparison unit 5 a signal will be sent to turn on the switch 7 and 8. As a result, the value passes through the switch 8 and goes to the block 3 of the buffer memory, and the value of Ar through the module

:г::22.: g :: 22.

+ +

так как дл  прин того процесса , то дл  имеемsince for the process, we have

Арг -6 о 2 2 Arg -6 o 2 2

Дл  остальных значений i указанна  величина приведена в таблице.For the remaining values of i, the indicated value is given in the table.

Рассмотрим работу устройства при . при лева  часть критери  () равна 1, т. е. мутатор 7 поступит в блок 2 оперативной пам ти и в дальнейших замерах будет использоватьс  в качестве эталонного АО. Рассмотрим подробно работу предлагаемого устройства на конкретном примере. Пусть y i. Этот процесс в виде графика цредставлен на фиг. 2, а в табулированном виде - в таблице, и пусть последней существенной точкой была точка i 0; . Таблица Из геометрических соотношений допустима  ошибка линейной аппроксимации представл ет собой максимальную разность между ординатами кривой и аппроксимирующей пр мой, т. е. дл  нашего случа  максимальна  ошибка бт находитс  в середине интервала аппроксимации . Ki)-f-i Подсчитанные таким образом б приведены в аблице дл  каждого значени  i. Например, дл  / ,Л4 Y 4i lTj у, / 16 4 g i 24 2 8 14-81 4. Значени  2г/ подсчитываютс  по формуле рапеции и их соответствующие значени  таке приведены в таблице. Например, дл  той же точности при . ,2-2- Y+1+4 + 9 + I, о - //г 1, а права  часть 6( 2. Условие выделени  существенной точкн не выполн етс . Переходим к следующему такту zzz-l.-9,, а 1 3. В этом случае . Таким образом, критерий () будет выиолнен, в результате чего в качестве существенной точки будет признана точка при . В этом случае , т. е. равна заданной величине. Во всех тактах от до t 4 при точности аппроксимации 6 4 условие () не выполн етс . Так, например, при значение , а о, 16. Следовательно, условие () не выполн етс ; переходим к следующему шагу. При лева  часть услови  () равна 30, а права  равна 20. Условие () выполн етс  и в качестве существенной принимаетс  точка при 1 4. В этом случае , т. е. заданной величине . Значение 6 при различных i дано в таблице . Все описанные выще операции иллюстрируютс  блок-схемой устройства (фиг. 1), из которой видна последовательность выполнени  операций и их взаимодействие при ироверке услови  ( ). Например, если задано 6 4 дл  выще рассмотреипого процесса, то при первом такте в блок 2 оперативной пам ти направл етс  . В следующем такте из блока 4 величина --- , значение которой равно дл  нащего случа  2, направл етс  в блок 5 сравнени , где она сравниваетс  с 2Уг 3. Поскольку условие ( ) не выполн етс , текуща  ордината г/,-1 в блок 3 буферной пам ти не передаетс , так как сигнал на входе коммутатора 8 отсутствует. Kaic видно из выщеизложепного, условие () выполн етс  на 5 щаге, при этом в блок 3 буферной пам ти поступает значение yi-i 16, что обеспечивает заданную ощнбку аппроксимации. В насто щее врем  считаетс  общеприн той методика оценки технической эффективности, изложенна  в статье О. Б. Росенбаули и К. В. Захарова «Критерий эффективности алгоритмов сокращени  избыточности при передаче телеметрической информации. Оптимимизаци  автоматических систем и технических процессов. Киев - 1970 г. Согласно этой методике, в качестве коэффициента технической эффективности 6 принимаетс  отнощение обобщенного коэффициента сокращени  избыточности Л к cyr u;apным затратам G при реализации aлгop :г a (см. стр. 77 указанного источника). Дл  нзвестпого устройства, работаюп,сго по нулевой апертуре, величина 6 0,83 (табл. 2, стр. 51 указанного источника). Дл  изобретени  число коротких операций равно 16, а частота опроса датчиков дл  заданной точности в 10 раз меньще, по сравнению с известным устройством, т. е. согласно методике G 0,615, а ,7. Следовательно, 6 Поскольку 6 есть суммарный показатель преимуществ, то предлагаемое устройство на 40% эффективнее известного устройства. Формула j 3 о б р е т е н и   Устройство дл  сжати  информации, содержащее блок сравнени , перва  группа входов которого соединена с первой грунной выходов блока оперативной пам ти, блок буферной пам ти , группа выходов которого соединена с выходами устройства, блок синхронизации, выход которого соединен с yпpaвл юuu iи входами блоков оперативной пам ти, буферной пам ти и сравнени , причем перва  группа входов блока оперативной пам ти и втора  группа входов блока сравпени  соединены со входами устройства, отличающеес  тем, что, с целью сокращени  избыточности информации устройство содержит сумматор, блок дешифрации, первый п второй коммутаторы , причем перва  группа входов сумматора соединена со входами устройства, втора  группа входов сумматора соединена с информационными входами первого коммутатора и с первой группой входов блока сравнени , выходы сумматора соединены с информационными входами второго коммутатора, выходы которого соединены со второй группой входов блока оперативной пам ти, втора  группа выходов которого соединена с информационными входами блока дешифрации, выходы которого соединены с третьей группой входов блока сравнени , выход которого соединен с управл ющими входами первого и второго коммутаторов, выходы второго коммутатора соединены с информационными входами блока буферной пам ти, а управл ющий вход блока дещифрации соединен с выходом блока синхронизации. Источники информации, прин тые во впиние при экспертизе изобретени : 1.Васильев Е. М. и др. «Система сжати  данных на борту АМС «Марс-3. Сборник статей «Вопросы кибернетики. М., 1964, стр. 17. 2.Перевод № 0030-68 «СГ ГОНТИ-4, 1968, стр. 43. рис. 3.20 (прототип).Consider the operation of the device when. when the left part of the criterion () is equal to 1, i.e., the mutator 7 will go to the RAM block 2 and will be used as a reference AO in further measurements. Let us consider in detail the operation of the proposed device with a specific example. Let y i. This process as a graph is represented in FIG. 2, and in tabulated form - in the table, and let the last significant point be the point i 0; . The table From the geometric relations the admissible linear approximation error is the maximum difference between the ordinates of the curve and the approximating direct, i.e. for our case the maximum error bt is in the middle of the approximation interval. Ki) -f-i The values thus calculated b are given in the table for each value of i. For example, for /, L4 Y 4i lTj y, / 16 4 g i 24 2 8 14-81 4. The values of 2g / are calculated using the formula of a rappea and their corresponding values are also given in the table. For example, for the same accuracy at. , 2-2- Y + 1 + 4 + 9 + I, o - // r 1, and the right part 6 (2. The condition of the selection of a significant point is not fulfilled. We proceed to the next beat zzz-l.-9, a 1 3. In this case. Thus, the criterion () will be fulfilled, with the result that the point is recognized as a significant point. In this case, that is, it is equal to the specified value. In all ticks from to t 4 with approximation accuracy 6 4 condition () is not fulfilled. So, for example, with value, but o, 16. Therefore, condition () is not fulfilled; go to the next step. If the left part of the condition () is 30, and the right part is 20. The word () is fulfilled and the point at 1 4 is taken as essential. In this case, i.e. a given value. A value of 6 for various i is given in the table. All the operations described above are illustrated by the block diagram of the device (Fig. 1), from which the sequence of operations is visible and their interaction when the condition is checked (). For example, if 6 4 is set for a higher consideration of the process, it is sent to the memory unit 2 at the first step. In the next cycle from block 4, the value ---, the value of which is equal for our present case 2, is sent to comparison block 5, where it is compared with 2 O 3. Since the condition () is not satisfied, the current ordinate r /, - 1 in the block 3, the buffer memory is not transmitted since there is no signal at the input of the switch 8. Kaic can be seen from the above, the condition () is fulfilled on point 5, while the block 3 of the buffer memory receives the value yi-i 16, which provides the desired approximation of the function. At present, it is generally accepted that a technique for assessing technical efficiency is described in the article by O. B. Rosenbauli and K. V. Zakharov “A criterion for the effectiveness of redundancy reduction algorithms for transmitting telemetric information. Optimization of automated systems and technical processes. Kiev - 1970. According to this methodology, as the coefficient of technical efficiency 6, we take the ratio of the generalized redundancy factor L to cyr u; the cost of G when implementing algop: g a (see p. 77 of the indicated source). For the known device, working, on the zero aperture, the value is 6 0.83 (Table 2, p. 51 of the indicated source). For the invention, the number of short operations is 16, and the sampling frequency of the sensors for a given accuracy is 10 times smaller compared with the known device, i.e., according to method G 0.615, a, 7. Therefore, 6 Since 6 is a total measure of advantages, the proposed device is 40% more efficient than the known device. Formula j 3 about the base. A device for compressing information containing a comparison unit, the first group of inputs of which is connected to the first soil outputs of the RAM, the buffer memory block, the group of outputs of which is connected to the outputs of the device, the synchronization unit, the output of which is connected to the yvuu i and the inputs of the RAM, buffer memory and comparison, the first group of inputs of the RAM and the second group of inputs of the coping unit are connected to the inputs of the device, characterized in that The information redundancy device contains an adder, a decryption unit, the first and second switches, the first group of inputs of the adder is connected to the inputs of the device, the second group of inputs of the adder is connected to the information inputs of the first switch and the first group of inputs of the comparator, the outputs of the adder are connected to information inputs of the second switch, the outputs of which are connected to the second group of inputs of the RAM unit, the second group of outputs of which is connected to the information inputs of the block ifratsii, the outputs of which are connected with the third group of inputs the comparison unit, an output of which is connected with the control inputs of the first and second switches, the second switch outputs are connected to the data inputs of buffer memory unit, and a control input deschifratsii unit connected to the output synchronization unit. Sources of information taken into consideration in the examination of the invention: 1. Vasiliev E. M. et al. "Data compression system onboard the AMC Mars-3. Collection of articles "Questions of Cybernetics. M., 1964, p. 17. 2. Translation No. 0030-68 “SG GONTI-4, 1968, p. 43. fig. 3.20 (prototype).

Фиг-iFig-i