SU780019A1 - Information compression device - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ИНФОРМАЦИИ ;.-..,.Г.,. I(54) DEVICE TO COMPRESS INFORMATION; .- ..,. G.,.,. I

г - - й-;лйг;/ ГШ   g - - y-; lig; / GSH

tt

Изобретение относитс  к области (Телеметрии и может быть использовано в многоканальных цифровых телеметрических системах дл  передачи информации с малой избыточностью. 5The invention relates to the field of (Telemetry and can be used in multi-channel digital telemetry systems for transmitting information with low redundancy. 5

Известно устройство дл  передачи телеметрической информации, содержащее синхронизатор, выход которого подключен к коммутатору каналов, к блоку пам ти полных кодов и собствен- 10 но через блок кодировани  адресов и блок кодировани  времени - к первому и второму входам буферного запоминающего устройства, выход коммутатора каналов через блок кодиро- вани  подключен к блоку пам ти полных кодов и к анализатору сигналов, выход блока пам ти полных кодов соединен с анализатором сигналов, выход которого подключен соответственно к 20 первому входу и через блок пам ти кодов приращени  - ко второму входу блока сравнени  кодов приращени , выход блока пам ти полных кодов подключен к .входу элемента И, выхбй 25 блока сравнени  кодов приращени  подключен ко второму входу элемента И, к входу буферного запоминающего устройства , выхсд элемента И соединен с другим входом буферного запомина- ЗОA device for transmitting telemetry information is known, which contains a synchronizer, the output of which is connected to a channel switch, to a full-code memory block and itself through an address-coding block and a time-coding block to the first and second inputs of the buffer memory, the output of the channel switch through the coding unit is connected to the full code memory block and to the signal analyzer, the output of the full code memory block is connected to the signal analyzer, the output of which is connected respectively to the first 20 one and through the memory block of increment codes to the second input of the block of increment codes comparison, the output of the memory block of full codes is connected to the input of the And element, output 25 of the block of comparison of the increment codes is connected to the second input of the And element, to the input of the buffer memory, output element And is connected to another input of the buffer memory

ющего устройства, а один выход синхронизатора соединен с соответствующим входом блока пам ти кодов приращени  ij.and one output of the synchronizer is connected to the corresponding input of the memory block of the increment codes ij.

Это устройство обеспечивает большой коэффициент сжати , но  вл етс  сложным по своей технической реализации и обладает сравнительно низким быстродействием.This device provides a high compression ratio, but is complex in its technical implementation and has a relatively low speed.

Известно также устройство дл  сжати  информации, содержащее коммутатор , выход которого подключен ко входу аналого-цифрового пЕ еобразовател , первый выход которого соединен с информационным входом первого блока буферной пам ти и первым входом сумматора, второй блок пам ти, который подключен ко второму входу сумматора , первый блок сравнени , первый вход которого соединен со вторым выходом аналого-цифрового преобразовател , третий выход которого подключен к первому входу второго блока сравнени , первый выход которого соединен с третьим входом сумматора , выход которого подключен ко второму входу первого блока сравнени , выход первого блока сравнени  и второй выход второго блока сравнени  подключены соответственно к первому и второму входам блока синхроЯйэацйи , выход которого соединен с управл ющими входами коммутатора, сумматора, первого и второго блока сравнени  и первого блока пам ти 2 Однако это устройство участки поступающего на вход сигнала с бли ким к нулю значением первой произво ной обрабатывает с мальом коэффициен том сжати . За счет этого понижаетс  общий коэффициент сж,ати . Этот недостаток обуславливаетс  тем, что экстрапол ци  процесса- ведетс  поли номами aiB.t (где B const), т.е. пр мыми с посто нным углом наклона. Цель изобретени  - повышение коэффициента сжати  при сохранении быстродействи  устройства и простоты его технической р еализации. Поставленна  цель.достигаетс  тем, что в устройство, содержащее коммутатор, выход которбго подключен ко входу аналого-цифрового преобразовател , первый выход которого соединен G информационным входом первого блока буферной пам ти и пер вым входом сумматора,.второй блок пам ти, который подключен ко второму входу сумматора, первый блок сравнени , первый вход которого соединен со вторым выходом аналогоцифрового преобразовател , третий выход которого подключен к первому входу второго блока сравнени , первый выход которого соединен с третьим входом ci viMaTOpa, выход которого подключен ко второму входу пер вого блока сравнени , выход первого блока сравнени  и второй выход второго блока сравнени  подключены соответственно к первому и второму вх дам блока синхронизации, выход которого соединен с управл ющими входами коммутатора сумматора, первого и второго блока сравнени  и первого блока пам ти, введен третий блок сравнени ,первый вход которого соединен с третьим выходом аналогоцифрового преобразовател , второй вход третьего блока сравнени  подкл чен к выходу сумматора, который соединен со вторым входом второго бло ка сравнени , управл ющий вход третьего блока сравнени  подключен к выходу блока синхронизации, третий вход которого соединен с выходом третьего блока сравнени  и с четвер тым входом сумматора. На чертежепредставлена блок-схе ма устройства. Она содержит коммутатор 1, аналого-цифровой преобразо ватель 2, первый блок пам ти 3, пер вый, второй и третий блоки сравнени 4, 5 и 6, блок синхронизации 7, сум матор 8, второй блок пам ти 9, Устройство работает следующим об разом. Во второй блок пам ти 9 до начала обработки сообщени  занос т значение посто нного приращени  rf--lt)lut где д1 - интервал дискретизации исследуемого процесса; /в/ - коэффициент , численно равный среднему значению модул  первой производной обрабатываемого процесса, иго Определ ют исход  из априорных данных об исследуемом процессе. По сигналу из блока синхронизации 7 обрабатываемый процесс через коммутатор 1 поступает на вход аналого-цифрового преобразовател  2, где преобразуетс  в цифровую форму. Полученный код поступает на вход первого блока пам ти 3, на вход сумматора 8 и на входы блоков сравнени  4, 5 и б, которые имеют- порог чувствительности. На другие входы блоков сравнени  4, 5 и 6 из сумматора 8 поступает предсказанное значение, соответствующее предьщущему моменту времени. По сигналу из блока синхронизации, сравнива  поступившие на их входы-значени  процесса, второй и третий блоки сравнени  5 и 6 определ ют знак первой производной процесса на данном интервале дискретизации, jBHaK первой производной поступает на один из управл ющих входов сумматора 8. Предположим, что на предыдущем интервале дискрети-зации перва  производна  Обрабатываемого процесса была положительной. Тогда, если перва  про.изводна  процесса на данном интервале дискретизации имеет положительный знак, то по сигналу из блока синхронизации 7 содержимое Второго блока пам ти 9 прибавл етс  к значению процесса, предсказанному в предыдущий момент времени и хран щемс  в сумматоре 8. Таким образом, в Сумматоре 8 образуетс  предсказанное значение процесса, соответствующее насто щему моменту времени. Это предсказанное значение поступает на вход блока 4 сравнени  и по сигналу из блока синхронизации 7 сравниваетс  с истинным значением процесса в насто щий момент времени. Если эти значени  равны или отличаютс  на величину,-меньшую допустимой абсолютной погрешности, то на выходе первого блока сравнени  4. вырабатываетс  сигнал О, который через блок синхронизации 7 не разрешает первому блоку пам ти 3 принимать данное значение процесса. Если же сравни-., ваемые значени  отличаютс  на величину , большую допустимой абсолютной погрешности, то на выходе первого блока сравнени  4 вырабатываетс  сигнал единица, который через блок синхронизации 7 разрешает первому блоку пам ти 3 запомнить значение процесса,в данный момент времени. По этому же сигналу рассматриваемое значение процесса с выхода аналогоцифрового преобразовател  2 переписываетс  в сумматор 8, и дальнейшее предсказание значений процесса теперь будет происходить относительно этого значени . Е(ли же перва  производна  процесса на данном интервале дискреуизации имеет отрицательный знак, то второй блок сравнени  5 вырабатьшает сигнал об изменении знака первой производной, Этот сигнал через блок синхронизации 7 разрешает первому блоку пам ти 3 запомнить рассматриваемое значение процесса. По этому же сигналу данное значение процесса переписываетс  из аналого-цифрового преобразовател  2 в сумматор 8. После этого блок синхронизации 7 не выдает разрешающих сигналов на выполнение последующих операций вплоть до момента следующего аналого-цифрового преобразовател . Если теперь на следующем интервале дискретизации перва  производна  процесса сохранит отрицательный знак, то по сигналу со второго блока сравнени  5 посто нное приращение будет вычитатьс  из значе ни  процесса, предсказанного в .предыдущий момент времени. . В том случае, когда перва  производна  процесса станет равной нулю с точностью до 1д{91: 1Ш) ; третий блок сравнени  6 вырабатывает сигнал, который через блок синхронизации 7 передает в первый блок пам ти 3 знак первой производной. Кроме того, этот сигнал запрещает дередачу информации из второго блока пам ти 9 в сумматор 8. Поэ1ому в сумматоре 8 предсказанное значение сохран етс  посто нным..Таким образом все устройство начинает работать в режиме Предсказател  нулевого порйдка и работает так до тех пор, пока перва  производна  процесса не изме нит свой знак. Предположим, что на некотором интервале дискретизации знак первой производной стал положительным . В этом случае второй бло сравнени  5 вырабатывает сигнал, ко рый через блок синхронизации 7 пере дает в первый блок пам ти 3 знак пе вой производнрй процесса. Этот же сигнал и отсутствие управл ю1чего:сигнала с третьего блока сравнени  б разрешают передачу посто нного пр ращени  из второго блока 9 в сумматор 8 иустройство начинает работать в соответствии с выше описанным алгоритмом. Дополнительно введенный третий блок сравнени , анализиру  величину первой производной и воздейству  на один из управл ющих входов сумматора , переводит предлагаемое устройство либо в режим предсказател  нулевого пор дка, либо в режим устройства-прототипа . , Вследствие этого повы-г шаетс  коэффициент сжати  при обработке отдельных участков процесса, а следовательно, повышаетс  и общий коэффициент сжати . . Формула, изобретени  Устройство дл  сжати  информации, содержащее коммутатор, выход которого подключен ко входу аналого-цифрового преобразовател , первый выход которого соединен с информационным входом первого блока буферной пзм - ти и первым входом сумматора, второй блок пам ти, который подключён ко второму входу сумматора, первый блок сравненг. , первый вход кото)рого соединен со вторым выходом аналогоцифрового преобразовател , третий выход которого подключен к первому входу второго блока сравнени , первый выход которого соединен с третьим входом сумматора, выход которого подключен ко второму входу первого блока сравнени , выход первого блока сравнени  и .второй выход второго блока сравнени  подключены соответственно к первому и второму входам блока синхронизации , выход которого соединен с управл  ющими входами коммутатора, сумматор а, первого и второго блока сравнени  и первого блока пам ти, о тличающеес  тем, что, с целью повышени  информационной емкости путем увеличени  коэффициента сжати  устройства, в него введен третий блок сравнени , первый вход которого соединен с третьим выходом аналого-цифрового преобразовател , второй вход третьего блока сравнени  подключен к выходу сумматора, который соединен со вторым входом второго блока сравнени  , управл ющий вход третьего блока сравнени  подключен к выходу блока синхронизации, третий вход которого соединен с выходом третьего блока сравнени  и с четвертым входом сумматора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 458851, кл. G 08 С 19/28, 07.01.74. , 2.Авторское свидетельство СССР по за вке № 2602383/18-24, кл. G 08 С 19/28, 22.08.78 (прототип ) .It is also known a device for compressing information, comprising a switch, the output of which is connected to the input of an analog-digital software, the first output of which is connected to the information input of the first block of the buffer memory and the first input of the adder, the second memory block which is connected to the second input of the adder, the first comparison unit, the first input of which is connected to the second output of the analog-digital converter, the third output of which is connected to the first input of the second comparison unit, the first output of which is connected to By the input of the adder, the output of which is connected to the second input of the first comparison unit, the output of the first comparison unit and the second output of the second comparison unit are connected respectively to the first and second inputs of the sync controller, the output of which is connected to the control inputs of the switch, the adder, the first and second comparison unit and the first memory block 2 However, this device plots parts of the incoming signal with a close to zero value of the first product that with a blow is compressed by a compression factor. Due to this, the overall ratio g, g, g is reduced. This disadvantage is due to the fact that the extrapolation of the process is conducted by the polynomials aiB.t (where B is const), i.e. straight with a constant angle of inclination. The purpose of the invention is to increase the compression ratio while maintaining the speed of the device and the simplicity of its technical implementation. This goal is achieved by the fact that the device containing the switch has an output connected to the analog-digital converter input, the first output of which is connected to the G information input of the first block of the buffer memory and the first input of the adder the second input of the adder, the first comparison unit, the first input of which is connected to the second output of the analog-digital converter, the third output of which is connected to the first input of the second comparison unit, the first output of which is connected to by the input ci viMaTOpa, the output of which is connected to the second input of the first comparison unit, the output of the first comparison unit and the second output of the second comparison unit are connected respectively to the first and second inputs of the synchronization unit, the output of which is connected to the control inputs of the adder switch, the first and second the comparison unit and the first memory block, the third comparison block is entered, the first input of which is connected to the third output of the analog-digital converter, the second input of the third comparison block is connected to the output of the adder which is connected to the second input of the second comparison unit, the control input of the third comparison unit is connected to the output of the synchronization unit, the third input of which is connected to the output of the third comparison unit and to the fourth input of the adder. The drawing shows the block diagram of the device. It contains switch 1, analog-digital converter 2, first memory block 3, first, second and third comparison blocks 4, 5 and 6, synchronization block 7, sum 8, second memory block 9, the device operates as follows at once. In the second memory block 9, prior to the processing of the message, the value of the constant increment rf - lt) lut is entered, where d1 is the sampling interval of the process under study; / b / - coefficient, numerically equal to the average value of the modulus of the first derivative of the process being processed, yoke. Determine the outcome from a priori data about the process under study. The signal from synchronization unit 7 processes the process through switch 1 to the input of analog-digital converter 2, where it is converted into digital form. The resulting code is fed to the input of the first memory block 3, to the input of the adder 8 and to the inputs of the comparison blocks 4, 5 and b, which have a sensitivity threshold. The other inputs of the comparison blocks 4, 5 and 6 from the adder 8 receive the predicted value corresponding to the previous moment of time. According to the signal from the synchronization unit, comparing the process values received at their inputs, the second and third comparison blocks 5 and 6 determine the sign of the first derivative of the process at a given sampling interval, jBHaK of the first derivative goes to one of the control inputs of the adder 8. Suppose that in the previous sampling interval of the first derivative of the process being processed was positive. Then, if the first derivative of the process at a given sampling interval has a positive sign, then the signal from synchronization block 7 adds the contents of the second memory block 9 to the process value predicted at the previous time and stored in the adder 8. Thus, in Adder 8, a predicted process value is generated corresponding to the present point in time. This predicted value is fed to the input of the comparator unit 4 and is compared with the signal from the synchronization unit 7 with the true value of the process at the present time. If these values are equal or different by an amount less than the permissible absolute error, then the output of the first comparison unit 4 generates a signal O, which through the synchronization unit 7 does not allow the first memory unit 3 to accept this process value. If the comparison values differ by an amount greater than the permissible absolute error, then the output of the first comparison block 4 produces a signal unit that, through the synchronization block 7, allows the first memory block 3 to memorize the process value at a given time. By the same signal, the process value from the output of the analog-digital converter 2 is rewritten to adder 8, and further prediction of process values will now occur relative to this value. E (if the first derivative of a process has a negative sign at a given discretization interval, then the second comparison unit 5 generates a signal about the sign change of the first derivative. This signal through the synchronization unit 7 allows the first memory block 3 to remember the process value in question. Given the same signal the process value is rewritten from analog-digital converter 2 to adder 8. After this, synchronization unit 7 does not issue permitting signals for performing subsequent operations until the next About the analog-digital converter. If now in the next sampling interval the first derivative of the process retains a negative sign, then the signal from the second comparison unit 5 will be continuously subtracted from the value of the process predicted in the previous point in time. the first derivative of the process will become zero with an accuracy of 1 {{91: 1); the third comparator unit 6 generates a signal which, through the synchronization unit 7, transmits to the first memory unit 3 the sign of the first derivative. In addition, this signal prohibits the transfer of information from the second memory block 9 to the adder 8. Therefore, in the adder 8, the predicted value is kept constant. Thus, the whole device starts to work in the Predictor mode zero and then works as long as the derivative of the process does not change its sign. Suppose that at some discretization interval the sign of the first derivative became positive. In this case, the second comparison unit 5 generates a signal that, through the synchronization unit 7, transfers to the first storage unit 3 the sign of the first derivative of the process. The same signal and the lack of control: the signal from the third block of comparison b allows the transfer of a constant propagation from the second block 9 to the adder 8 and the device begins to work in accordance with the above described algorithm. The third comparison unit, additionally entered, by analyzing the value of the first derivative and acting on one of the control inputs of the adder, translates the proposed device to either the zero order predictor mode or the prototype device mode. As a result, the compression ratio increases when processing individual parts of the process, and, consequently, the overall compression ratio increases. . Formula of the Invention A device for compressing information containing a switch, the output of which is connected to the input of an analog-digital converter, the first output of which is connected to the information input of the first block of buffer memory and the first input of the adder, the second memory block which is connected to the second input of the adder , the first block is compared. , the first input of which is connected to the second output of the analog-digital converter, the third output of which is connected to the first input of the second comparison unit, the first output of which is connected to the third input of the adder, the output of which is connected to the second input of the first comparison unit, the output of the first comparison unit and the second the output of the second comparison unit is connected respectively to the first and second inputs of the synchronization unit, the output of which is connected to the control inputs of the switch, the adder a, the first and second comparison unit and ne pvoy memory block, which is different from the fact that, in order to increase the information capacity by increasing the compression ratio of the device, a third comparison unit is inserted into it, the first input of which is connected to the third output of the analog-digital converter, the second input of the third comparison unit is connected to the output of the adder which is connected to the second input of the second comparator unit, the control input of the third comparator unit is connected to the output of the synchronization unit, the third input of which is connected to the output of the third comparator unit and with four th input of the adder. Sources of information taken into account during the examination 1. USSR author's certificate number 458851, cl. G 08 C 19/28, 07.01.74. 2. USSR author's certificate according to application no. 2602383 / 18-24, cl. G 08 C 19/28, 08.22.78 (prototype).

Claims (1)

Формула, изобретенияClaim Устройство для сжатия информации, содержащее коммутатор, выход которого подключен ко входу аналого-цифрового преобразователя, первый выход которого соединен с информационным входом' первого блока буферной памяти и первым входом сумматора, второй блок памяти, который подключён ко второму входу сумматора, первый блок сравнения, первый вход которого соединен со вторым выходом аналогоцифрового преобразователя, третий выход которого подключен к первому входу второго блока сравнения, первый выход которого соединен с третьим входом сумматора, выход которого подключен ко второму входу первого блока сравнения, выход первого блока сравнения и .второй выход второго блока сравнения подключены соответственно к первому и второму входам блока синхронизации, выход которого соединен с управляющими входами коммутатора, сумматор'а, первого и второго блока сравнения и первого блока памяти, о тличающееся тем, что, с целью повышения информационной емкости путем увеличения коэффициента сжатия устройства, в него введен третий блок сравнения, первый вход которого соединен с третьим выходом аналого-цифрового преобразователя, второй вход третьего блока сравнения подключен к выходу сумматора, который соединен со вторым входом второго блока сравнения , управляющий вход третьего блока сравнения подключен к выходу блока синхронизации, третий вход которого соединен с выходом третьего блока сравнения и с четвертым входом сумматора.A device for compressing information, comprising a switch, the output of which is connected to the input of an analog-to-digital converter, the first output of which is connected to the information input of the first block of buffer memory and the first input of the adder, the second memory block that is connected to the second input of the adder, the first comparison unit, the first input of which is connected to the second output of an analog-digital converter, the third output of which is connected to the first input of the second comparison unit, the first output of which is connected to the third input a, the output of which is connected to the second input of the first comparison unit, the output of the first comparison unit and the second output of the second comparison unit are connected respectively to the first and second inputs of the synchronization unit, the output of which is connected to the control inputs of the switch, adder, first and second comparison unit and the first memory unit, characterized in that, in order to increase the information capacity by increasing the compression ratio of the device, a third comparison unit is introduced into it, the first input of which is connected to the third output analog-to-digital converter, a second input of the third comparator unit connected to the output of the adder which is connected to a second input of the second comparator unit, a control of the third comparator input connected to an output synchronization unit, a third input coupled to an output of the third comparator and to a fourth input of the adder.