SU525969A1 - Frequency multiplier - Google Patents

Description

(54)(54)

УМНОЖИТЕЛЬ ЧАСТОТЫMULTIPLIENT FREQUENCY

Изобретение касаетс  вычислительной техники и автоматического управлени  и может быть использовано при построении информационно-измерительных систем.The invention relates to computer technology and automatic control and can be used in the construction of information-measuring systems.

Известны - -множители частоты, используемые дл  умножени  частот электрических сигналов, недостатком которых  вл етс  возможность потери устойчивости.Known are frequency multipliers used to multiply the frequencies of electrical signals, the disadvantage of which is the possibility of buckling.

Известен также умножитель частоты, со- держаший реверсивный счетчик, на суммирующий вход которого поступает входна  частота, а на выходе включен преобразователь кода в напр жение, соединенный с управл емым генератором, выходна  частота которого  вл етс  выходной частотой умножител  и выход которого через делитель частоты подключен к вычитающему входу реверсивного счетчика. Этот умножитель представл ет собой широко известную в теории автоматического управлени  астатическую систему с обратной св зью, действующей непрерывно. Цепью обратной св зи  вл етс  делитель частоты. В реверсивном счетчике производитс  сравнение фаз входной частоты fi и частоты обратной св зиThe frequency multiplier is also known, which contains a reversible counter, the summing input of which receives the input frequency, and the output includes a code to voltage converter connected to a controlled generator, the output frequency of which is the output frequency of the multiplier and the output of which is connected via a frequency divider to the subtracting input of the reversible counter. This multiplier is an astatic system with feedback that operates continuously and is widely known in the theory of automatic control. The feedback loop is a frequency divider. The reverse counter compares the phases of the input frequency fi and the frequency of the feedback.

4- ос. полученной делением вькодной частоты f вых помощью делител , т. е. производитс  сравнение частот по интегральным характеристикам . В установившемс  режиме разность фаз посто нна, следовательно,4-os. obtained by dividing the decode frequency f out using a divider, i.e., the frequencies are compared by integral characteristics. In steady state, the phase difference is constant, therefore

V BX. ИХ V bx. THEIR

где М - коэффициент делени  делител  часготы .where M is the division ratio of the divider clock.

Как известно, дл  достижени  высокой точности в такой системе необходимо, чтобы коэффициент преобразовани  пр мой цепи системы был большим. Таким образом, увеличение точности системы ограничено, поскольку при увеличении коэффициента петлевого усилени  ъ.1огут быть нарушены услови  устойчивости системы. В системе с большим коэффициентом усилени  может возникнуть самовозбуждение. Режим самовозбуждени   вл етс  недопустимым, поско.чьку в этом режиме система неработоспособна.As is well known, in order to achieve high accuracy in such a system, it is necessary that the conversion ratio of the direct circuit of the system be large. Thus, an increase in the accuracy of the system is limited, since with an increase in the loop gain coefficient ъ.1, the stability conditions of the system may be violated. In a system with a high gain, self-excitation may occur. Self-excitation mode is unacceptable, because in this mode the system is inoperative.

Целью изобретени   вл етс  устранение возможности самовозбуждени .The aim of the invention is to eliminate the possibility of self-excitation.

Claims (1)

Это достигаетс  тем, что в умножитель частоты введены два ключа, регистр и датчик интервалов времени, первый выход которого соединен с управл ющим входом регистр а второй и третий выходы - с управл ющим входами ключей, информационные входы которых соединены соответственно с входом и выходом умножител , выходы ключей подключены к входам сложени  и вычитани  реверсивного счетчика, выход которого соедин с входом регистра, подключенного выходом к входу преобразовател  кода в напр жение . На чертеже приведена структурна  схема предлагаемого умножител  частоты. Умножитель частоты. содержит преобразователь 1 кода в напр жение, управл емый генератор 2, реверсивный счетчик 3, ключи 4 и 5, регистр б и датчик 7 интервалов времени. Выход преобразовател  1 кода в напр жение соединен с входом управл емого генератора 2, выход которого подключен к выходу умножител . Первый выход датчика 7 интервалов времени соединен с управл ющим входом регистра 6, а второй и третий выходы - с управл ющим входами ключей 4 и 5, информационные входы которых соединены соответственно с входом и выходом умножител . Выходы ключей 4 и 5 подключены к входам сложени  и вычитани  реверсивного счетчика 3, выход которого соединен с входом регистра 6, подключенного выходом к входу преобразовател  1 кода в напр жение. Выходное напр жение преобразовател 1 кода в напр жение, коэффициент передачи которого равен К,, поступает на управл емый генератор 2, выходна  частота которого св зана с входным напр жением коэффициентом передачи К,. Реверсивный сче чик 3 в течение интервалов времени Т. и и , задаваемых датчиком 7 интервалов вр мени, считает импульсы соответственно входной частоты -fg, , поступапающей через ключ 4 на суммирующий вход, и выход ной частоты fgLHK поступающей через ключ 5 на вычитающий вход В результат Tj и TT в репосле окончани  интервалов версивном счетчике 3 накапливаетс  число, пропорциональное разности произведений Т, -f и Т которое в конце цикла вх по сигналу, поступающему с датчика 7 интервалов времени, переписьтаетс  в регист 6 и  вл етс  входным кодом дл  преобразовател  1 в течение всего последующего цикла. За один цикл датчик 7 интервалов времени формирует три сигнала : Т) , Т и сигнал на прием числа в регистр 6. Значени  т. и TO и длительности цикла задаютс например, кодом К, поступающим на вход датчика 7 интервалов времени. Выходна  частота -f умножител  после п-го цикла может быть описана р дом v,, где I - номер цикла сравнени  ; f к - выходна  частота перед началом преобразовани . Р д (1) представл ет собой геометрическую прогрессию, котора  при соблюдении неравенства /1-Т .к.  вл етс  сход щейс  и может быть представлена в виде выхпЧ.,К,) -,(1-т,)сз; Частота-fj легко может быть сделана равной нулю очисткой регистра 6 перед началом преобразовани , однако это необ зательно , поскольку при достаточно малом значении (1 -Т2 kj-K2, ) член cf быстро убь вает . Выражение дл  выходной частоты f после окончани  переходного процесса может быть получено из р да (1) или (3) подстановкой к со ВЫ к 00 ВЧ т Практически дл  достижени  высокой точности преобразовани  нет необходимости в большом числе циклов (тем более нет не- ,-„„ i обхОДИМОСТИ, чтобы Н -СО). , . Выражение (4)  вл етс  уравнением преобразовани  умножител  частоты. Входна  частота f укшожаетс  на отношение отрезков времени Т, и Т, которые легко могут быть заданы с высокой точностью, а погрешность преобразовани  главным образом определ етс  погрешност ми от квантовани  частот f и fна входах ревервх вых ивного счетчика ( Tj и Т, не равны со ). Однако при соответствующем выборе Т и Т,, погрешность преобразовани  может быть сделана достаточно малой. Коэффициент умножени  частоты может иметь значени  как больше, так и меньше единицы (случай делени  частоты) и также быть кратным или не кратным целому числу. Управление коэ(}нфишгентом умножени  выполн етс  путем иаменени  кода, подаваемого на вход датчика 7 интервалов времени. 5 Формула изобретени  Умножитель частоты, содержащий преобразователь кода Б напр жение, выход которого соединен с входом управл емого генератора частоты, подключенного выходом к выходу умножител , и реверсивньй счетчик, отличающийс  тем, что, с целью устранени  возможности самовозбуждени , в умножитель введены два ключа, регистр и датчик интервалов времени, первый выход которого соединен с управл ющим входом регистра, а второй и третий выходы - с управл ющими входами ключей, информационные входы которых соединены соответственно с входом и выходом умножител , выходы ключей подключены к входам сложени  и вычитани  реверсивного счетчика, выход которого соединен с входом регистра, подключенного выходом к входу преобразовател  кода в напр жение.This is achieved by introducing two keys into the frequency multiplier, a register and a time interval sensor, the first output of which is connected to the control input register and the second and third outputs are connected to the control inputs of the keys, the information inputs of which are connected respectively to the input and output of the multiplier, the key outputs are connected to the inputs of the addition and subtraction of a reversible counter, the output of which is connected to the input of the register connected by the output to the input of the code-to-voltage converter. The drawing shows the structural scheme of the proposed frequency multiplier. Frequency multiplier It contains a code-to-voltage converter 1, a controlled oscillator 2, a reversible counter 3, keys 4 and 5, a register B, and a time interval sensor 7. The output of the converter 1 of the code to voltage is connected to the input of the controlled oscillator 2, the output of which is connected to the output of the multiplier. The first output of the sensor 7 time intervals is connected to the control input of the register 6, and the second and third outputs are connected to the control inputs of the keys 4 and 5, the information inputs of which are connected respectively to the input and output of the multiplier. The outputs of the keys 4 and 5 are connected to the inputs of the addition and subtraction of the reversible counter 3, the output of which is connected to the input of the register 6 connected by the output to the input of the converter 1 of the code into a voltage. The output voltage of the converter 1 of the code into the voltage, the transfer coefficient of which is equal to K, is fed to the controlled oscillator 2, the output frequency of which is related to the input voltage, transfer coefficient K ,. The reversing counter 3 during the time intervals T. and and specified by the sensor 7 intervals of time, counts the pulses of the input frequency -fg, respectively, coming through the key 4 to the summing input, and the output frequency fgLHK, coming through the key 5 to the subtracting input B the result of Tj and TT in the replay of the end of intervals of the versatile counter 3 accumulates a number proportional to the difference of the products T, -f and T which at the end of the cycle in on the signal from the sensor 7 time intervals, is written to register 6 and is the input code for n eobrazovatel 1 during the next cycle. In one cycle, the sensor 7 time intervals generates three signals: T), T and a signal to receive a number in register 6. The values of t. And TO and the duration of the cycle are set, for example, by a code K input to the sensor input 7 of time intervals. The output frequency -f of the multiplier after the n-th cycle can be described by the series v ,, where I is the number of the comparison cycle; fc is the output frequency before the start of the conversion. The series (1) is a geometric progression, which, if the inequality / 1-T. is convergent and can be represented in the form of VIC, K,) -, (1-t,) C; The frequency-fj can easily be made equal to zero by clearing the register 6 before starting the conversion, but this is not necessary, since at a sufficiently small value (1 -T2 kj-K2,) the term cf quickly kills. The expression for the output frequency f after the end of the transient process can be obtained from the series (1) or (3) by substituting k with YO to 00 RF t Practically, to achieve high conversion accuracy, there is no need for a large number of cycles (moreover, there is no „„ I HANDLING to H -CO). , Expression (4) is a frequency multiplier conversion equation. The input frequency f is captured by the ratio of the time intervals T, and T, which can easily be specified with high accuracy, and the conversion error is mainly determined by the errors from quantizing the frequencies f and f to the inputs of the reverse output counter (Tj and T are not equal to ). However, with an appropriate choice of T and T ,, the error of the transformation can be made sufficiently small. The frequency multiplier can be either greater than or less than one (the case of frequency division) and also be a multiple of or not a multiple of an integer. CoE control (} multiplication multiplication is performed by replacing the code supplied to the sensor input 7 time intervals. 5 Invention A frequency multiplier containing a voltage code B converter, the output of which is connected to the input of a controlled frequency generator connected to the output of the multiplier, and A reversible counter, characterized in that, in order to eliminate the possibility of self-excitation, two keys are inserted into the multiplier, a register and a time interval sensor, the first output of which is connected to the control input regis pa, and the second and third outputs - with the control inputs of the keys, the information inputs of which are connected respectively to the input and output of the multiplier; the outputs of the keys are connected to the inputs of addition and subtraction of the reversible counter, the output of which is connected to the input of the register connected to the output of the code converter voltage.