SU516195A1 - Ternary logic element - Google Patents

Description

1one

Изобретение относитс  к имиульсной нике.This invention relates to an imide nickname.

Известен троичный логичесхи/ элемент, содержащий четырехэмиттерныт onopHbiii транзистор , два эмиттера которого соединены с эмиттерами транзисторов входного элиттсрного повторител , а два других змитте и, -с эмиттерами транзнсторо змиттерного повторител  в цени обратной св зи, Bbixo;i:io;; чмиттерный новторитель, база тр Н31 стора которого соединена с коллектором четырсхэл;;;:терного онорного транзистора, а коллекго) соединен с базой одного из транзисторов элтнттерного повторител  в цени обратной .The ternary logic / element is known, which contains a four-emitter onopHbiii transistor, two emitters of which are connected to the emitters of transistors of the input elitic repeater, and the other two emitters, and, with the emitters of the transponder repeater, at a price of Bbixo; i; i; The chmittern innovator, whose base H31 of the stack is connected to the chetyrskhel collector ;;;: a terrestrial switch transistor, and the collector) is connected to the base of one of the transistors of an electrical repeater at a reverse rate.

Известный логический элемент не обеспечивает достаточной стабильности, достаточного диапазона частот и имеет большое пот1:сб. ение мощности.Known logic element does not provide sufficient stability, a sufficient frequency range and has a large pot1: Sat. power output.

Цель изобретени  - новьпленпе сгаби.,ности работы, расщиреиие частотного днг;нг:зона и уменьшеннс нотребл елюй монпост;:.The purpose of the invention is a new workplace, the workability, the expansion of the frequency range; ng: zone and reduced monopost;:.

В предлагаемом троичном логическом з/ieменте это достигаетс  введеннем в него лвух переключателей тока на двух транзисторах каждый, иричем коллектор одного из трр1::;;:сторов нервого переключател  тока соединен с эмиттером и базой транзисторов входного эмиттерного повторител , коллектор вторОго транзистора нервого перек.иочатсл  токп соединен с эмнттепом второго тпапзнетсп: п(У(того эмнттер1юго повторител , а на соединен;Ь:е базы транзнсгороз нервого нереключате1  тока нодан унрав. сигнал, коллекroj ) нерБого транз11сто)а второго перек.тючаго ,i;i тока соединен с базой н эмнттером тран;;сго; ов эмгггтерного новторител  в цени об . спйзн. коллектор второго транзистора о ;;ере;слючател  тока соединен с эмитзторого гранзнстора эмнттерного прел  в н,енн обратной св зн, а на соеди: базы транз :сторов второго нереклюока нодано онорпос напр жение, нрнм эмиттеры соответствующих транзисторов 1)вого :i второго переключателей тока по|;но соединены н подключены к коллектоi:vi донолнительных транзнсторов, на соеднiiHbie базы которых нодано онорное напр чертеже нриведена принципиальна  : 1ическа  схема поедлагаелюго тропчногичес; ого з,1еме1гта.In the proposed ternary logical s / ie, this is achieved by inserting into it two current switches on two transistors each, and the collector of one of the transr1 :: ;; The current toxp is connected to the third-party terminal and the second terminal: n (U (that is the second repeater, but not the second one; the base: the base of the transitional nerve, the non-switchable current of the node, the signal, the collection) of the transient section) and the second switch Figaro, i; i current connected to the base n emntterom tran ;; combu; oh emggternogo novoritel in value about. spizn. the collector of the second transistor is about ;; ere; the current switch is connected to the emitter of a granulator of the emulator, and is connected to the following: bases of the second nonrecluoque nodonorpos voltage, ipdm emitters of the corresponding transistors current; but connected n connected to the collector: vi of the additional transistors, on the basis of which the bases of which the node design drawing is principled: 1 is the scheme with each other; Wow, 1 st.

гнческнй 3.ie ;e:rr содержнт четырехэмпт ,ni о1:ор1Ы1 т;)анзнстор 1, входной эмнт п; повтокггель на каскадпо-включенных зиего)ал 2, 3, эмнттерный новторнтель в обратной ев зн на каскадно-включепных эисторах 4, 5, выходной эмпттерпып поттель на трапзнсторе 6, переключателиgnome 3.ie; e: rr contains four quadruplets, ni o1: or1Y1 t;) ansnstor 1, input em n; povtokggel on cascade-included ziego al 2, 3, emulator novortel in the return mode, on cascade-included eistors 4, 5, output empterpypottel trapznstore 6, switches

на ;-р;п1згетормх 7, 8 н 9, 10, дополнн1Ы тпгнз: етО:Н11 11. 12 i; ле истопы 13-on; -p; pzisgtormkh 7, 8 n 9, 10, supplementary tpgnz: etO: H11 11. 12 i; lets 13-

16. Индексами 17, 18 обозначены входы, на которые поданы соответственно троичный входной сигнал и управл ющий сигнал. Индексами 19, 20 обозначены входы, на которые поданы опорные сигналы, индексом 21 обозначен выход элемента, а индексами 22,23 входы, на которые подано положительное напр жение от источника питани  (не показан).16. The indexes 17, 18 denote the inputs to which the ternary input signal and the control signal are respectively fed. The indices 19, 20 denote the inputs to which the reference signals are applied, the index 21 denotes the output of the element, and the indices 22.23 to the inputs to which the positive voltage from the power source (not shown) is applied.

Принцип работы предлагаемого троичного логического элемента заключаетс  в следующем .The principle of operation of the proposed ternary logic element is as follows.

На базу транзистора 2 подаетс  троичный информационный сигнал с логическими уровн ми О, 1, 2, квантованного по амплитуде с квантом, равным падению напр жени  на переходе база-эмиттер транзистора. На базы транзисторов 9 и 10 подаетс  управл ющий двоичный сигнал с логическими уровн ми О, 1, определ ющий режим работы элемента: режим хранени  и режим записи. В режиме хранени  на входе 18 устанавливаетс  уровень логического «О. При этом транзисторы 9 и 10 выключены, транзисторы 7 и 8 включены и замыкают обратную св зь в элементе. В режи .ме записи на вход подаетс  импульс записи . При этом транзисторы 9 и 10 включаютс , транзисторы 7 и 8 выключаютс , и обратна  св зь разрываетс . На выходе устанавливаетс  уровень сигнала, соответствующий уровню информационного сигнала. При условии подачи на вход 17 уровн  логического «О транзисторы 2 и 3 выключены, и токи текут через опорный транзистор 1, обуславлива  падение напр жени  на резисторе 13, равное удвоенному падению напр жени  на переходе база-эмиттер транзистора 1, т. е. на выходе устанавливаетс  уровень логического «О. При условии подачи на информ; ционный вход уровн  логической «1 транзистор 2 включен, транзистор 3 выключен, и ток, текущий через транзистор 10, обусловливает падение напр жени  на резисторе 13, равное падению напр жени  иа переходе база-эмиттер транзистора 1. При условии нодачи на вход 17 уровн  логической «2 транзистор выключен, и на выходе устанавливаетс  уровеиь логической «2. После окончани  импульса записи на входе 18 устанавливаетс  уровень логического «О, транзисторы 7, 8 включаютс  и замыкают обратную св зь, фиксиру  информацию, подаваемую в режиме записи . Дальнейшее возможное изменение сигнала на входе 17 не вли ет иа хран щуюс  информацию.The base of transistor 2 is supplied with a ternary information signal with logic levels O, 1, 2, amplitude-quantized with a quantum equal to the voltage drop at the base-emitter junction of the transistor. The bases of transistors 9 and 10 are supplied with a control binary signal with logic levels O, 1, which determine the operation mode of the element: storage mode and recording mode. In the storage mode, input level 18 sets the logical level "O. In this case, transistors 9 and 10 are turned off, transistors 7 and 8 are turned on and close the feedback in the element. In recording mode, a write pulse is applied to the input. Here, transistors 9 and 10 are turned on, transistors 7 and 8 are turned off, and the feedback is broken. The output is set to the level of the signal corresponding to the level of the information signal. Under the condition that the logic level “O” transistors 2 and 3 are turned off to the input 17, currents flow through the reference transistor 1, causing a voltage drop across resistor 13 equal to twice the voltage drop at the base-emitter junction of transistor 1, i.e. output level is set to a logical "O. Subject to submission to Inform; The input level input logic "1 transistor 2 is turned on, transistor 3 is turned off, and the current flowing through transistor 10 causes a voltage drop across resistor 13 to be equal to the voltage drop across the base-emitter junction of transistor 1. Subject to the input 17 "The 2 transistor is turned off, and a logic level is set at the output" 2. Upon termination of the write pulse, input level 18 establishes a logic level "O, transistors 7, 8 turn on and close the feedback, fixing the information supplied in the write mode. A further possible change in the signal at input 17 does not affect the stored information.

Claims (1)

Формула изобретени Invention Formula Троичный логический элемент, содержащийThe ternary logic element containing четырехэмиттерный опорный транзистор, два эмиттера которого соединены с эмиттерами транзисторов входного эмиттерного повторител , а два других эмиттера - с эмиттерами транзисторов эмиттерного повторител  в цепиfour-emitter reference transistor, two emitters of which are connected to the emitters of transistors of the input emitter follower, and the other two emitters are connected to the emitters of transistors of the emitter follower in the circuit обратной св зи, выходной эмиттерный повторитель , база транзистора которого соединена с коллектором четырехэмиттерного опорного транзистора, а коллектор соединен с базой одного из транзисторов эмиттерного повторител  в цепи обратной св зи, отличающийс  тем, что, с целью повыщени  стабильности работы , расн1ирени  частотного диапазона и уменьшени  потребл емой мощности, в него введены два переключател  тока на двухfeedback emitter follower, the base of the transistor is connected to the collector of the four-emitter reference transistor, and the collector is connected to the base of one of the transistors of the emitter follower in the feedback circuit, in order to increase the stability of the frequency range and reduce power consumption, two current switches on two транзисторах каждый, причем коллектор одного из транзисторов первого переключател  тока соединен с эмиттером и базой транзисторов входного эмиттерного повторител , коллектор второго транзистора первого переключател  тока соединен с эмиттером второго транзистора входного эмиттерного повторител , а на соединенные базы транзисторов первого переключател  тока подан унравл ющий сигнал, коллектор первого транзистора второго переключател  тока соединен с базой и эмиттером транзисторов эмиттерного повторител  в цеии обратной св зи, коллектор второго транзистора второго переключател  тока соединен с эмиттером второго транзистораeach transistor, the collector of one of the transistors of the first current switch is connected to the emitter and transistor base of the input emitter follower, the collector of the second transistor of the first current switch is connected to the emitter of the second transistor of the input emitter follower the first transistor of the second current switch is connected to the base and emitter of the transistors of the emitter follower in the feedback circuit, to The collector of the second transistor of the second current switch is connected to the emitter of the second transistor эмиттерного повторител  в цепи обратной св зи , а на соединенные базы транзисторов второго переключател  тока подано опорное напр жение , причем эмиттеры соответствующих транзисторов первого и второго иереключателей тока попарно соединены и подключены к коллекторам дополнительных транзисторов, на соединенные базы которых подано опорное напр жение.an emitter follower in the feedback circuit, and a connected voltage is applied to the connected bases of the transistors of the second current switch, and the emitters of the respective transistors of the first and second current switches are connected in pairs and connected to the collectors of additional transistors, to the connected bases of which the voltage is applied. SH21SH21 020020 -fS2d-fS2d