SU451202A1 - Dekatron triggering device - Google Patents
Dekatron triggering deviceInfo
- Publication number
- SU451202A1 SU451202A1 SU1886128A SU1886128A SU451202A1 SU 451202 A1 SU451202 A1 SU 451202A1 SU 1886128 A SU1886128 A SU 1886128A SU 1886128 A SU1886128 A SU 1886128A SU 451202 A1 SU451202 A1 SU 451202A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- trigger
- input
- output
- pulse
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Description
Изобретение относитс к импульсной те нике, а именно к импульст тм счетчикам, в которых используютс газонаполненные лам пы, и может быть использовано в измерительной технике, асинхронных информационных системах, в технике статистического анализа, в тех1И1ческой диагностике и др. Известно устройство дл запуска декатрона , содержащее шины сложени и вычитани , пр мого и обратного счета и управлени первым и вторым подкатодом, триггер и управл ющий блок. Однако известное устройство имеет недостаточную надежность/ Целью изобретени вл етс повышение надежности устройства. Дл этого в устройство дополнительно установлены индикатор сбо , два ограничител , четыре схемы совгсадени , две схемы выделени , селектор, две схемы запрета, две схемы ИЛИ, блок выделени заднего фронта импульса, два элемента задержки и блок начальной установки триггера, причем первый вход индикатора сбо через первую схему совпадени и соответственно первый и второй ограничители соединен с шинами сложени и вычитани , шина сложени через первую схему запрета соединена с шиной пр мого счета, а шина вычитани через вторую схему запрета соединена с шиной обратного счета, второй и третий входы индикатора сбо соединены соответственно через вторую и третью схемы совпадений с выходами первого и второго .огранпчито. лей и с входами первой и второй схем выделени , выходы которых через первую схему ИЛИ соединены с входом установки триггера в единичное состо ние, единич №1Й выход триггера соединен с вторыми входами второй и третьей схем совпадений, вход селектора через первый элемент задержки и вторую схему ИЛ соединен с шинами управлени первым и вторым подкатодами, вьсход селектора соединен с запрешаюшими входами первой и второй схем запрета и через блок выделени заднего фронта импульса с четвертой схемой совпадени и вторым элементом задержки, выход которого соединен с входом установки триггера в нулевое состо ние, нулевой выход 3 триггера соединен с вторым входом чет вертой схемы совпадени , выход которой :оединен с четвертым входом индикатора сйо , а блок начальной установки триггера соединен с допЬлнительным входом установки триггера в нулевое состо ние. - - - -....-.---Изобретение по снено чертежами На фиг. 1 приведена блок-схема устрой jCTBa; на фиг. 2 - эпюры сигнадов. Устройство дл запуска дектрона содержит блок начальной установки 1, триггер2 i первую схему запрета 3, вторую схему за:прета 4, управл ющий блок 5, вторую схе:Му . ИЛИ 6, первый элемент задержки 7 селектор 8, первый ограничитель 9, второй ограничитель 10, первую схему совпадений 11, индикатор сбо 12, первую схему выделени 13, вторую схему выделени 14, первую схему ИЛИ 15, вторую схему совпадений 16, третью схему срвпаде- НИИ 17, блок выделени заднего фронта импульса 18, четвертую схему совпадений 19, второй элемент задержки 2О, газораз р дную тшмпу (декатрок) 21; декатрон содержит подкатоды 22 к 23. Устройство работает следующим образом . Перед началом работы устройства блок начальной установки 1 приводит триггер 2 в нулевое состо ние. Входной импульс {J или и , поступивший на шину сло .жеии или шину вычитани (см. фиг. 2, а) проходит соответственно через первую 3 или вторую 4 схемы запрета и, превысив порог срабатывани Е управл ющего бло ка 5, вызывает по вление на выходе блока 5 последовательно двух управл ющих и 2 (. фиг. 2, б). импульсов и ., и . осуществл ющих перевод разр дного про: межутка в двухимпульсной газоразр дной : счетной лампе 21 на соседний катод. Передний фронт первого во времени управл ющего импульса через вторую схему ИЛИ 6 и первый элемент задержки 7, который обеспечивает надежный запуск блока 5 (см. фиг. 2, в), запускает селектор 8, формирующий строб-импульс (см. фиг. 2, г), который запирает схему запрета . Длительность строб-импульса больше интервала времени между началом первого по времени и окончанием второго по време(ш управл ющих импульсов на наибол шее из двух величин; времени восстановле- :55., НИН генератора управл ющего импульса в блоке управлени и времени статистического . запаллывани зажигани и формировани разр да на катоде лампы 21. При по вле нии входных импульсов, превышающих по- 60 02 рог Е (см. г, 2), на выходе первого . 9 или второго 10 ограничителей по вл ют-, с сигналы, при совпадении которых через первую схему совпадений 11 сигнал J .. . . --. . НС поступает на первый вход индикатора сбо 12 (см. фиг. ). На выходе первой 13 и второй 14 .схем вьщелени по вл етс сигнал и при окончании заднего фрон-та импульса соответственно на выходе первого 9 и второго 1О ограничителей, которым через первую схему ИЛИ 15 триггер переводитс в единичное состо ние (см. фиг. 2, д). Выходной сигнал единичного состо ни триггера открьгоает вторую 16 н третью 17 схем совпадений и сигналы с выхода первого 9 и второго 10 ограничиелей поступают соответственно на второй и третий вход индикатора сбо 12. Стробимпульс с выхода селектора 8 поступает на блок выделени заднего фронта импульса 18, выходной сигнал которого поступает на чет-г вертую схему совпадений 19 и второй эле- ,мент .задержки 2О, вырабатывающий сигнал через интервал времени, необходимый дл надежного срабатывани индикатора сбо 12 по четвертому входу. Выходной сигнал второго элемента задержки приводит триггер 2 в исходное состо ние (см. фиг. 2, е). Предмет изобретени Устройство дл запуска декатрона, содержащее щины сложени и вычитани , пр мого и обратного счета и управлени первым и вторым подкатодами, триггер и управл ющий блок, отличающеес тем, что, с целью повышени надежности, в нем дополнительно установлены индикатор сбо , два ограничител , четыре схемы совпадени , две схемы выделени , селектор, две схемы запрета, две схемы , блок выделени заднего фронта импульса, два элемента задержки и блок начальной установки триггера, причем первый вход индикатора сбо через первую схему совпадени и соответственно первый и второй ограничители соединен с шинами сложени и вычитани , щина сложени через первую схему запрета соединена с шиной пр мого счета, а шина вычитани через вторую схему запрета соединена с шиной обратного счета, второй и третий входы индикатора сбо соединены соответственно через вторую и третью схемы совпадений с выходами первого и второго ограничителей и с . входами первой и второй схем выделени , выходы которых через первую схему ИЛИ соединены с входом установки триггера в единичное состо ние, единичный выход триггера соединен с вторыми входами второй и третьей схем совпадений, вход селектора через первый элемент задержки и вторую схему ИЛИ соединен с шинами управлени первым и вторым подкатодами, выход селектора соединен с запрещающими входами первой и второй схем запрета и через блок выделени заднего ( им- пульса с четвертой схемой совпадени иThe invention relates to pulse engineering, namely, pulse meters that use gas-filled lamps, and can be used in measurement technology, asynchronous information systems, in statistical analysis techniques, in technical diagnostics, etc. containing buses for addition and subtraction, forward and reverse counting and control of the first and second sub-cathode, trigger and control unit. However, the known device has insufficient reliability. The aim of the invention is to increase the reliability of the device. To do this, the device additionally has a crab indicator, two limiters, four combination schemes, two selection schemes, a selector, two inhibit schemes, two OR schemes, a pulse rising edge selection unit, two delay elements, and a trigger initial setup block, with the first input indicator through the first coincidence circuit and, respectively, the first and second terminators are connected to the addition and subtraction buses, the addition bus through the first prohibition scheme is connected to the direct counting bus, and the subtraction bus through the second prohibition scheme oedinena countdown to the bus, second and third inputs of the indicator SRB respectively connected through the second and third coincidence circuit to the outputs of the first and second .ogranpchito. and with the inputs of the first and second selection schemes, the outputs of which through the first OR circuit are connected to the input of the trigger setup in one state, one # 1O trigger output is connected to the second inputs of the second and third coincidence circuits, the selector input through the first delay element and the second circuit The IL is connected to the control buses of the first and second subcathodes, the selector switch is connected to the forbidden inputs of the first and second inhibitor circuits and through the block of the falling edge of the pulse to the fourth coincidence circuit and the second delay element, you the stroke of which is connected to the trigger setup input to the zero state, the zero output 3 flip-flops are connected to the second input of the fourth coincidence circuit, the output of which is connected to the fourth input of the sio indicator, and the initial setup block of the flip-flop is set to the zero state . - - - -....-.--- The invention is illustrated by the drawings. FIG. 1 shows the block diagram of the device jCTBa; in fig. 2 - signal diagrams. The device for launching the detron contains the setup block 1, the trigger 2 i, the first prohibition circuit 3, the second circuit for: preta 4, the control unit 5, the second circuit: Mu. OR 6, the first delay element 7 selector 8, the first limiter 9, the second limiter 10, the first coincidence circuit 11, the fault indicator 12, the first allocation circuit 13, the second allocation circuit 14, the first circuit OR 15, the second coincidence circuit 16, the third circuit - Scientific Research Institute 17, pulse edge release unit 18, fourth coincidence circuit 19, second delay element 2O, gas-discharge unit (decatroc) 21; The decatron contains sub-codes 22 to 23. The device operates as follows. Before the device starts operating, the initial installation block 1 sets trigger 2 to the zero state. The input pulse {J or and, received on the bus of the same or subtraction bus (see Fig. 2, a) passes through the first 3 or second 4 prohibition schemes and, having exceeded the response threshold E of the control unit 5, causes the appearance at the output of block 5, two controllers in series and 2 (. Fig. 2, b). impulses and., and. transferring a discharge pro: inter-gate in a two-pulse gas discharge: counter lamp 21 to an adjacent cathode. The leading edge of the first control pulse through time through the second circuit OR 6 and the first delay element 7, which ensures reliable start of block 5 (see Fig. 2, c), starts the selector 8, which forms the gate-pulse (see Fig. 2, d) which locks the prohibition scheme. The duration of the strobe pulse is longer than the time interval between the start of the first in time and the end of the second in time (w control pulses at the highest of two values; time recovered: 55., NIN of the control pulse generator in the control unit and statistical time. Ignition firing and forming a discharge on the cathode of the lamp 21. When the input pulses are larger than a threshold of 60 02 E (see g, 2), the output of the first 9 or second 10 limiters appear, with signals, when which through the first coincidence circuit 11 sig Al J ......... The NS is fed to the first input of the fault indicator 12 (see Fig.). At the output of the first 13 and the second 14. of the separation circuit, a signal appears at the end of the falling edge of the pulse, respectively, at the output the first 9 and second 1O limiters, which are transferred to the one state via the first OR 15 circuit (see Fig. 2e). The output signal of the single state trigger triggers the second 16 n third 17 coincidence circuit and signals from the output of the first 9 and the second 10 limiters arrive respectively at the second and third input of the indicator failure 12. Straw the impulse from the output of the selector 8 is fed to the block of the falling edge of the impulse 18, the output of which is fed to the fourth coincidental circuit 19 and the second element, delay 2O, generating a signal after the time interval required for reliable activation of the fault indicator 12 through the fourth entry. The output of the second delay element causes the trigger 2 to reset (see Fig. 2, e). The subject of the invention is a device for launching a decatron, comprising addition and subtraction, forward and reverse counting and controlling the first and second subcathodes, a trigger and a control unit, characterized in that, in order to increase reliability, it also has a fault indicator, two limiters. , four coincidence circuits, two allocation schemes, a selector, two inhibitor schemes, two schemes, a pulse edge selection block, two delay elements, and a trigger initial setup block, the first input of the fault indicator through the first The coincidence and, respectively, the first and second limiters are connected to the addition and subtraction buses, the addition field through the first inhibition circuit is connected to the forward counting bus, and the subtraction bus is connected to the counting bus through the second inhibition circuit, the second and third inputs of the fault indicator are connected through the second and third coincidence schemes with the outputs of the first and second terminators and c. the inputs of the first and second selection schemes, whose outputs through the first OR circuit are connected to the trigger setup input in a single state, the single trigger output is connected to the second inputs of the second and third coincidence circuits, the selector input is connected to the control bus through the first delay element and the second OR circuit the first and second subcathodes, the output of the selector is connected to the prohibitory inputs of the first and second prohibition schemes and through the back selection unit (pulse with the fourth coincidence circuit and
вторым элементом задержки, выход которого соединен с входом установки триггера в нулевое состо ние, нулевой выход триггера соединен с вторым входом четвертой схемы совпадени , выход которой соединен с четвертым входом индикатора сбо , а начальной установки триггера соединен с дополнительным входом установкиthe second delay element, the output of which is connected to the trigger setup input in the zero state, the zero trigger output is connected to the second input of the fourth coincidence circuit, the output of which is connected to the fourth input of the fault indicator, and the initial trigger setup is connected to the additional input of the setup
триггера .в нулевое состо ние.trigger .in zero state.
10ten
hj-ihj-i
LJLj
nSnS
/2/ 2
Фиг.FIG.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1886128A SU451202A1 (en) | 1973-02-23 | 1973-02-23 | Dekatron triggering device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1886128A SU451202A1 (en) | 1973-02-23 | 1973-02-23 | Dekatron triggering device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU451202A1 true SU451202A1 (en) | 1974-11-25 |
Family
ID=20543388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1886128A SU451202A1 (en) | 1973-02-23 | 1973-02-23 | Dekatron triggering device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU451202A1 (en) |
-
1973
- 1973-02-23 SU SU1886128A patent/SU451202A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4377835A (en) | Recovery protection device for a thyristor valve | |
SU451202A1 (en) | Dekatron triggering device | |
SU570055A1 (en) | Device for checking of circuits | |
SU1084980A1 (en) | Device for converting pulse train to rectangular pulse | |
SU930629A1 (en) | Pulse length discriminator | |
SU928295A1 (en) | Device for expanding time intervals | |
SU493930A1 (en) | Device for protecting telegraph equipment from splitting received signals | |
SU1396263A1 (en) | Device for extracting the first and last pulses in a series | |
SU1279061A1 (en) | Frequency divider with 3:1 countdown | |
SU531146A1 (en) | Input device | |
CA1079368A (en) | Tone detection synchronizer | |
SU1239639A2 (en) | Device for monitoring pulse repetition period | |
SU993463A1 (en) | Device for monitoring asynchronous pulse signal alternation sequence | |
SU807491A1 (en) | Counter testing device | |
SU1338028A2 (en) | Device for separating single n-pulse | |
SU1406786A2 (en) | Ring-type frequency divider by three | |
SU411617A1 (en) | ||
SU1645871A1 (en) | Device for monitoring operation of gas-turbine engine | |
SU1327088A1 (en) | Apparatus for displaying digital information | |
SU1456944A1 (en) | Information input device | |
SU577552A1 (en) | Fire alarm | |
SU790270A2 (en) | Pulse selector by duration | |
SU1686586A1 (en) | Device for indication of trouble in electric installation with separation of its original cause | |
SU1287268A1 (en) | Pulse sequence discriminator | |
SU1338033A2 (en) | Pulse sequence checking device |