SU440663A1 - Logical switch - Google Patents
Logical switchInfo
- Publication number
- SU440663A1 SU440663A1 SU1877608A SU1877608A SU440663A1 SU 440663 A1 SU440663 A1 SU 440663A1 SU 1877608 A SU1877608 A SU 1877608A SU 1877608 A SU1877608 A SU 1877608A SU 440663 A1 SU440663 A1 SU 440663A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- information
- multiplexers
- switch
- input
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
Изобретение относитс к вычислительной технике и дискретной автоматике.The invention relates to computing and discrete automation.
Известны логические коммутаторы, называемые также мультиплексорами реализованные в одном корпусе, предназначенном дл схем средней интеграции. Основное назначение этих коммутаторов - выбирать одну из входных информационных шин в соответствии с управл ющим кодом и выдавать информацию с этих шин на выход.Logic switches are also known, also called multiplexers, implemented in a single package designed for medium integration circuits. The main purpose of these switches is to select one of the input information buses in accordance with the control code and output information from these buses to the output.
Дл схем, проектируемых на интегральных элементах с достаточно высокой степенью интеграции (СИС и БИС), одной из основных характеристик вл етс параметр функционального разбиени (ПФР), который представл ет собой отношение числа логических элементов схемы к числу ее внешних выводов. Чем выше этот параметр, тем лучше схема приспособлена к исполнению в виде БИС. ПФР отражает самое валшое правило выполнени функционального разбиени полной логической схемы, которое заключаетс в максимальном увеличении сложности схемы, реализуемой в одном корпусе, при предельном сокращении числа ее внешних выводов, например известный коммутатор, состо щий из двух четырехвходовых мультиплексоров содержит 14 элементов И-НЕ и 12 внешних выводов. Следовательно, ПФР этой схемы равен приблизительно 1,17, что значительно ниже того уровн , который достигла современна технологи производства. Наращивание числа мультиплексоров в одном корпусе и числа входов отдельных мультиплексоров (темFor circuits designed on integral elements with a sufficiently high degree of integration (SIS and LSI), one of the main characteristics is the functional decomposition parameter (PFD), which is the ratio of the number of logical circuit elements to the number of its external outputs. The higher this parameter, the better the scheme is adapted to the execution in the form of LSI. The FIU reflects the most common rule for performing a functional partitioning of the complete logic circuit, which is to maximize the complexity of the circuit implemented in a single package, while limiting the number of its external outputs, for example, the well-known switch consisting of two four-input multiplexers contains 14 AND-AND elements 12 external findings. Consequently, the PFR of this scheme is approximately 1.17, which is significantly lower than the level reached by modern production technology. Increasing the number of multiplexers in a single package and the number of inputs of individual multiplexers (
самым числа разр дов схемы и числа направлений приема) не измен ет величины ПФР, так как пропорционально увеличиваетс и требуемое число выводов корпуса.the number of circuit bits and the number of reception directions) does not change the value of the FIU, since the required number of case pins also increases proportionally.
В некоторых случа х использовани логических коммутаторов по вл етс необходимость сохранени на выходных шинах однажды прин той информации в течение длительного времени , даже если она исчезает на входе. При использовании мультиплексоров дл этого требуетс регистр, т. е. дополнительное оборудование . Кроме того, если такое запоминание выбранной информации перемежаетс с выборами без запоминани , то неизбежны потери времени на установку регистра на выходеIn some cases of using logical switches, it is necessary to keep the received information for a long time on the output buses, even if it disappears at the input. When using multiplexers, this requires a register, i.e., additional equipment. In addition, if such memorization of the selected information is interleaved with elections without memorization, then a loss of time for setting the register at the output
мультиплексора, хот сам регистр никаких функций уже не выполн ет.multiplexer, although the register itself no longer performs any functions.
Таким образом, в некоторых случа х при использовании мультиплексоров имеют место потери как времени, так и оборудовани .Thus, in some cases, when using multiplexers, there is a loss of both time and equipment.
Отсутствие контрол цепей управлени также снижает надежность работы мультиплекаторов . В случае обрыва одной из шин, которые начинаютс у источника управл ющего кода, будет выбрано не то входное направление , которое задано, и это невозможно проконтролировать . Если ложно выбранна информаци не нарушает требовани формального контрол информации (например, имеет правильную четность при имеющемс паритетном контроле), то обнаружить такую неисправность ае представл етс возможным. Обрыву шины управл юшего кода эквивалентна таклсе неисправность источника управл юшего кода, привод ш,а к тому, что на его выходах по вл етс посто нна единица.Lack of control of the control circuits also reduces the reliability of the multiplexers. In the event of a break in one of the buses that starts at the source of the control code, the input direction that is specified will not be selected, and this cannot be controlled. If a falsely selected information does not violate the requirement of formal control of information (for example, it has the correct parity with parity controls), then it is possible to detect such a fault ae. A rupture of the control code bus is equivalent to the failure of the source of the control code, the drive w, and the fact that a constant unit appears on its outputs.
Цель изобретени - повышение быстродействи и надежности логического коммутатора.The purpose of the invention is to increase the speed and reliability of the logical switch.
,нос1ъ изобретени заключаетс в том, что в cociaB коммутатора введены регистры, информационные входы которых соединены с соответствующими выходами мультиплексоров , втора группа информационных входов каждого Не, которых подключена к соответствующил выходам регистров, управл ющие входы которых соединены с входом логического коммутатора, один из информационных входов каждого мультиплексора подключен к входу источника питани логического коммутатора .In the case of the invention lies in the switch cociaB that the registers are entered, the information inputs of which are connected to the corresponding outputs of multiplexers, the second group of information inputs of each Not connected to the corresponding outputs of the registers, the control inputs of which are connected to the input of the logical switch, one of the information the inputs of each multiplexer is connected to the input power source of the logic switch.
На чертеже представлена схема логического коммутатора.The drawing shows a logical switch diagram.
В ее состав вход т мультипликаторы 1 и 2, регистр 3, информационные входы 4-6, выходы коммутатора 7, управл ющие входы коммутатора 8 и У, мультиплексор 10 и вход источника питани 11 коммутатора.It includes multipliers 1 and 2, register 3, information inputs 4-6, outputs of switch 7, control inputs of switch 8 and V, multiplexer 10, and input of power source 11 of switch.
Набор мультиплексоров 1, 2, 10 образует трехразр дную схему коммутатора дл выбора с восьми направлений. Информационные шины с шести направлений по три разр да в каждом подключаютс к входам 4, 5, 6 и далее завод тс на входы мультиплексоров 1, 2, 10. При этом самые верхние информационные шины каждой из групп соответствуют нулевому направлению нриема (управл ющий код 000), следующие входы каждой группы соответствуют первому направлению приема (управл ющий код 001), и так далее.A set of multiplexers 1, 2, 10 forms a three-bit switch circuit for selection from eight directions. Information buses from six directions, three bits each, are connected to inputs 4, 5, 6, and then they are input to the multiplexers 1, 2, 10. In this case, the uppermost information buses of each group correspond to the zero direction (control code 000 ), the next inputs of each group correspond to the first direction of reception (control code 001), and so on.
На все три мультиплексора заведены три общие шины управл ющего кода, подключаемые ко входам 8. Выходы мультиплексоров подключены к выходам 7 коммутатора и к входам трехразр дного регистра 3. На этот регистр заведена шина команды приема, подключенна к входу 9. ВыхОл1.ы регистра 3 соединены с информационными входами мультиплексоров , соответствующими шестому иаправлеиию приема (управл ющий код 110). Другие информационные входы, соответствующие седьмому.направлению нриема (управл ющий код 111), соединены с внутренней цепью питани так, что на них посто нно подаютс логические нули.All three multiplexers have three common control code buses connected to inputs 8. The multiplexer outputs are connected to switch 7 outputs 7 and to the inputs of a three-bit register 3. This register has a receive command bus connected to input 9. Register OI1s 3 connected to the information inputs of the multiplexers corresponding to the sixth direction of reception (control code 110). Other information inputs corresponding to the seventh direction (control code 111) are connected to the internal power circuit so that logical zeros are continuously fed to them.
На чертеже дл иллюстрации приведеиа схема коммутатора, содержаща три восьмивходовых мультиплексора и один трехразр дный регистр, однако, при конкретном задании, в зависимости от количества элементов, которые могут быть помещены внутри корпусаIn the drawing, for illustration, a switch circuit containing three eight-input multiplexers and one three-digit register, however, with a specific assignment, depending on the number of elements that can be placed inside
схемы, и количества его выводов эти числа могут иринимать любые значени .schemes, and the number of its conclusions, these numbers may be irimeny any value.
На входы 8 подаютс управл ющие коды. Их может быть семь: иоО, uui, .., .., 110. При подаче одного из кодов 000, 001, .., 101 каждый из мультиплексоров 1, 2, iu выоирает соответствующую информационную щину и пропускает поступающую по ней информацию на выход. Ь тот момент, когда на выходах 7 оказываетс информаци , котора должна быть сохранена, на вход У выдаетс команда нриема , и регистр 3 нринимает информацию с выходов мультиплексоров. После сн ти команды приема регистр б фиксирует эту информацию и может хранить ее сколько угодно, вплоть до по влеии новой команды на входе У. Во врем хранени коммутатор продолжает работать также, как было описано. Дл выдачи иа выходы 7 сохраненной в регистреControl inputs are supplied to inputs 8. There may be seven: iooO, uui, .., .., 110. When applying one of the codes 000, 001, .., 101, each of the multiplexers 1, 2, iu picks up the corresponding information band and passes the information coming through it to the output . At that moment, when the outputs 7 have the information to be stored, an input command is issued to the input Y, and register 3 receives information from the outputs of the multiplexers. After removing the receive command, the register b captures this information and can store it for as long as necessary, up to and after a new command at the input Y. During storage, the switch continues to work as described. For issuing outputs 7 stored in the register
информации на входах 8 необходимо установить управл ющий код 110. При этом мультиплексоры выберут информационные входы, которые соединены с выходами регистра 3, и хранима в регистре информаци поступаетinformation on inputs 8, you need to install the control code 110. In this case, the multiplexers will select information inputs that are connected to the outputs of register 3, and the information stored in the register comes
на выходы 7 коммутатора.on exits 7 of the switch.
Код 111 на входах 8 вл етс запрещенным и не должен по вл тьс в процессе нормальной работы за исключением тех случаев, когда по каким-либо причинам нужно вызватьCode 111 on inputs 8 is prohibited and should not appear in the course of normal operation unless, for some reason, you need to call
искусственную ошибку. Если происходит обрыв одной из шии, подключенных к входам 8, которые имеют начало у источника управл ющего кода, то это приводит к по влению на оборванной щине посто нной логическойartificial error. If one of the wires connected to the inputs 8, which start at the source of the control code, is broken, this leads to the appearance of a constant logical gap on the torn bar.
единицы, котора в управл ющем коде может быть ложной (ноль замен етс единицей). При этом на выходы 7 выдаетс информаци не с того направлени , которое требуетс . Эта ошибка будет обнаружена тогда, когда наunits, which in the control code may be false (zero is replaced by one). At the same time, the outputs 7 are provided with information in the wrong direction. This error will be detected when
входы 8 поступает код с единственным нулем в том разр де, где шина оборвана. В этом случае мультиплексоры выбирают внутренние информационные шины, где жестко зафиксироваиа константа, представл юща собой всеInputs 8 receive a code with a single zero in the bit where the bus is broken. In this case, the multiplexers choose internal information buses, where the constant is rigidly fixed, which is all
нули, или друга недопустима комбинаци . Например, если в машине есть паритетный контроль, то может быть зафиксирована люба друга константа с неверной четностью. Следовательно, ошибка в цеп х управлени zeros, or a friend is not a valid combination. For example, if the car has a parity control, then a constant with the wrong parity can be fixed to any friend. Therefore, the error in the control circuit
вызывает ошибку в данных, а последн может быть обнаружена обычными известными методами. В худшем случае, когда все управл ющие коды равноверо тны, обрыв шины управл ющего кода будет обнаружен в среднемcauses an error in the data, and the latter can be detected by conventional known methods. In the worst case, when all control codes are equal, a break in the control code bus will be detected on average.
в течение ближайших семи пересменок управл ющих кодов. Если выбор каких-либо направлений более веро тен, то им следует поставить в соответствие управл ющие коды с одним нулем - 011, 101, 110, тогда обрыв будет обнаружен еще быстрее.over the next seven shifts of control codes. If the choice of any direction is more likely, then they should be mapped to control codes with one zero - 011, 101, 110, then the break will be detected even faster.
Предмет изобретени Subject invention
Логический коммутатор, содержащий мультиплексоры , управл ющие входы и первыеLogic switch containing multiplexers, control inputs and first
группы информационных входов которых соединены с одноименными входами логического коммутатора, выходы которого подключены к соответствующим выходам мультиплексоров, отличающийс тем, что, с целью повыщени быстродействи и надежности, в него введены регистры, информационные входы которых соединены с соответствующими выходами мультиплексоров, вторые группы информационных входов каждого ит которых подключены к соответствующим ЕЫХОДЕ.М регпстров , управл ющие входы которых соедпнеиы со входом логического коммутатора, одпп пз информационных входов каждого мультиплексора подключен к входу источника питапи логического коммутатора.groups of information inputs of which are connected to the same inputs of the logic switch, the outputs of which are connected to the corresponding outputs of multiplexers, characterized in that, in order to increase speed and reliability, registers are entered into it, the information inputs of which are connected to the corresponding outputs of multiplexers, the second groups of information inputs of each IT of which are connected to the corresponding EYKHODE.M regsptov, the control inputs of which are connected to the input of the logic switch, Opp pz Infor The input inputs of each multiplexer are connected to the input of the power source of the logic switch.
вat
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1877608A SU440663A1 (en) | 1973-01-22 | 1973-01-22 | Logical switch |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1877608A SU440663A1 (en) | 1973-01-22 | 1973-01-22 | Logical switch |
Publications (1)
Publication Number | Publication Date |
---|---|
SU440663A1 true SU440663A1 (en) | 1974-08-25 |
Family
ID=20540869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1877608A SU440663A1 (en) | 1973-01-22 | 1973-01-22 | Logical switch |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU440663A1 (en) |
-
1973
- 1973-01-22 SU SU1877608A patent/SU440663A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4956807A (en) | Watchdog timer | |
US2861744A (en) | Verification system | |
SU440663A1 (en) | Logical switch | |
US5327362A (en) | System for detecting a runaway of a microcomputer | |
US3221154A (en) | Computer circuits | |
US3278852A (en) | Redundant clock pulse source utilizing majority logic | |
US3140465A (en) | Parity checker for asynchronous data processing system | |
US3987437A (en) | Key switch signal multiplexer circuit | |
SU444190A1 (en) | Apparatus for calculating ordered selection functions | |
SU687446A1 (en) | Device for interfacing computor with communication channels | |
EP0055126B1 (en) | High-speed byte shifting apparatus | |
US3484701A (en) | Asynchronous sequential switching circuit using a single feedback delay element | |
SU809397A1 (en) | Storage device with error correction | |
SU928685A1 (en) | Redundancy device | |
SU1451780A1 (en) | Three-channel majority=type redundancy storage | |
JPS5971504A (en) | Signal selecting device | |
SU858107A1 (en) | Shift register | |
SU1103373A1 (en) | Majority-redundant device | |
JPS629442A (en) | Error detecting circuit | |
SU1100766A1 (en) | Device for indicating failures in redundant systems | |
SU1172096A1 (en) | Device for diagnostic checking of multichannel redundant systems | |
SU1348838A2 (en) | System for checking electronic devices | |
SU467466A1 (en) | Team Encryptor | |
SU1451691A2 (en) | Modulo-m adding and subtracting device | |
SU608277A1 (en) | Redundancy device |