SU439925A1 - Frequency divider - Google Patents

Description

Изобретение относитс  к радиоэлеетронике и может быть использовано в автоматике и вычислительной техннке.The invention relates to radio eletronic and can be used in automation and computational technology.

Известен делитель частоты, содержащий два счетчика импульсов, линию задержки и многоканальный ключ.Known frequency divider containing two pulse counters, a delay line and a multichannel key.

С целью получени  излши ющегос  в процессе делени  коэффициента делени  в предлагаемом устройстве йыход первого счетчика импульсов соединен со входом второго счетчика импульсов, а через линию задержки с входом управлени  многоканального ключа, при этом выходы разр дов второго счетчика импульсов через многоканальный ключ подключены к входам разр дов первого счетчика импульсов.In order to obtain the division factor in the proposed device, the output of the first pulse counter during the division is connected to the input of the second pulse counter, and through the delay line to the control input of the multi-channel switch, while the output bits of the second pulse counter are connected via the multi-channel switch first pulse counter.

На фиг. 1 приведена блок-схема предлагаемого делител  частоты; на фиг. 2 -аременна  диафрагма. Дел:итель содержит: счетчик импульсов У, выход которого соединен со входом счетчика нмпульсой 2 и входом М1ногоканального 1ключа 3 через линию задержки 4. Счетчик импульсов 1 имеет модуль пересчета М. В исходном состо нии во всех разр дах счетчика записаны «О.FIG. 1 shows the block diagram of the proposed frequency divider; in fig. 2 -time diaphragm. Cases: ITEL contains: a pulse counter Y, the output of which is connected to the input of the counter by an impulse 2 and an input of the M1-channel 1 key 3 via the delay line 4. The pulse counter 1 has a recalculation module M.

Подача на вход 5 импульсов, следуюндих с некоторой частотой Г, приводит к по влению на выходе 6 импульса. Этот импульс по вл етс  после воздействи  М импульсов на вход ,5.Applying 5 pulses to the input, followed by a certain frequency, leads to the appearance of 6 pulses at the output. This impulse appears after the action of M impulses on the input, 5.

Выходной сигнал подаетс  на счетчик нмпульсов 2, имеющий TQT же модуль пересчета MI, записываетс  в первый разр д этого счетчика и через некоторое врем , равное времени 5 заде1ржки линии 4, через ключ 3 запнсываетсч в счетчик /. Теперь дл  образовани  импульса на выходе необходимо подать М - 1 импульсов на вход. Следующий выходной им тульс снова запишетс  в счетчик 2, Содержн0 мое счетчиКа 2 снова перепишетс  в счетчик /. Необходимое количество импульсов, после которого на выходе 6 по витс  импульс, уменьшатс  еще на единицу. Таким образом, модуль пересчета или иначеThe output signal is fed to the counter pulse 2, which has the TQT module of the recalculation MI, recorded in the first digit of this counter and after some time equal to time 5 of charging line 4, through key 3 it is transferred to counter /. Now, to form a pulse at the output, M - 1 pulses must be fed to the input. The next output pulse will be written again to counter 2, my counter 2 will again be overwritten into counter /. The required number of pulses, after which at output 6, a pulse is reduced by one more. So the recalculation module or otherwise

5 коэффициент делени  частоты измен етс  при каждом цикле делени . После того, как коэффициент делени  становитс  ра1вным единице, происходит приведение устройства в исходное состо нкй и коэффициент делени  становитс 5, the frequency division factor changes with each division cycle. After the division ratio becomes equal to one, the device is reset to its original state and the division ratio becomes

U равным М.U equal to M.

На фиг. 2- 1 .показаны имлульсы, подаваемые на вход 5; На фиг. 2 - 2- нмпульсы на выходе 6 при условии, что в качестве счетчиков 1 Н 2 примен ютс  двоичные счетчики сFIG. 2-1. Shows the impulses supplied to the input 5; FIG. 2 - 2 impulses at output 6, provided that 1 H 2 counters are used as binary counters with

5 модулем пересчета MI-8. На фиг. 2-3 показаны импульсы на выходе 6 при условии, что в качестве счетчика 2 лримен етс  кольцевой счетчик с количеством разр дов 5, в первом из которых записана «1, а следующие под ключены к ключу 5 и к разр дам счетчика /. В качестве счетчиков / и 5 можно примен ть счетчики импульсов с любыми модул ми пересчета в том числе и с разными модул ми пересчета а также кольцевые счетчики и сдвигающие регистры. При этом вс кий раз коэффициеит будет уменьшатьс  до 1, и после достижени  этого значени  коэффищиеит делени  будет скачком измен тьс  до своего максимальной значени . Недостатком -предложенного устройства  вл етс  .невозможность  олучени  вс кого наперед заданного измен ющегос  коэффициента делени  частоты. Дл  получени  любой функции изменени  коэффициента делени  частоты в качестве счетчика импульсов 2 следует применить цифровой конечный автомат, таблица переходов Которого соответствует необходимому коэффиииенту делени . Пример работы устройства с цифровым ко ,eчны. авт)матом (автомат Мура, состо щий ИЗ инверторов, элементов пам ти, двухаходоых совпадений, разделений в качестве счетчика 2, показан на фиг. 2-4. Автомат в процессе делени  частоты находитс  в состо ни х О, 5. 6, 6, 7, 5. 7; 5, 2, 5. 3, 7, 7, 6, 7, 3, 6, 7. Использование автомата в качестве счетчика имшульсов 2 существенно расщир ет применение делител  частоты. Предмет изобретени  Делитель частоты, содержащий два счетчика импульсов, линию задержки и многоканальный ключ, отличающийс  тем, что. с целью получени  измен ющегос  в процессе делени  коэффициента делени , выход первого счетчика импульсов соединен с входом второго счетчика импульсов, а через линию задержки - с входом управлени  многоканального ключа, при этом выходы разр дов вто$)ого счетчика импульсов через М1ногоканальиыи ключ подключены к входам разр дов первого счетчика импульсов.5 module recalculation MI-8. FIG. 2-3 shows the pulses at output 6, provided that a ring counter with the number of digits 5 is used as the counter 2, the first of which contains "1, and the following are connected to the key 5 and to the bits of the counter /. As counters / and 5, pulse counters can be used with any recalculation modules including different recalculation modules as well as ring counters and shift registers. In this case, all the time, the coefficient will decrease to 1, and after reaching this value, the division coefficient will abruptly change to its maximum value. The disadvantage of the proposed device is the inability of all the predetermined variable frequency division to be obtained. To obtain any function of changing the frequency division factor as pulse counter 2, a digital finite-state machine should be used, the transition table of which corresponds to the required division factor. An example of a device with a digital software, echny. avt) mate (Moore’s automaton consisting of inverters, memory elements, two-way coincidences, separations as counter 2, is shown in Figs. 2-4. The automaton in the process of frequency division is in O, 5. 6, 6 , 7, 5. 7; 5, 2, 5. 3, 7, 7, 6, 7, 3, 6, 7. Using an automaton as a counter for pulses 2 greatly simplifies the use of a frequency divider. Subject of the invention A frequency divider containing two a pulse counter, a delay line and a multi-channel switch, characterized in that, in order to obtain the coefficient de The output of the first pulse counter is connected to the input of the second pulse counter, and through the delay line to the control input of the multichannel key, while the outputs of the bits of the second pulse counter are connected via the M1 channel and the switches of the first pulse counters.