SU425337A1 - DEVICE FOR ALLOCATION OF A SINGLE PULSE \ - Google Patents

Description

1one

Изобретение .к диокретной автоматике и .вычислительной технике и может быть применено дл  -обеспечени  ввода (вывода ) .кодовой последо1ватель ности со счетчиков на регистры и с регистров на внешние устроЙ1СТ1ва.The invention is an automatic automation and computational technique and can be used to provide input (output) of a code sequence from counters to registers and from registers to external devices.

Известно устройство дл  выделени  одиночного имшульса с заданиой задержкой относительно сигнала управлени , содержащее каскад задержки, источник синхронной импульсной последовательности триггер запрета, нодооединенный щходо м левого плеча к формирователю управл ющих импульсов, подключенному iK источнику сигнала управлени  и .кнопке запуска.A device for isolating a single pulse with a delay setting relative to a control signal is known, comprising a delay cascade, a synchronous pulse sequence source, a inhibit trigger, but a single left shoulder to the control pulse former, an iK control signal source, and a start button.

Однако известное устройство обладает недостаточной надежностью работы.However, the known device has insufficient reliability.

Целью изобретени   вл етс  повышение надежности работы устройства и фор.мироеание одиночного импульса по сигналу управлени  независимо от действи  синхронной импульсной п ос л ед ов ат ел ьн ос ти.The aim of the invention is to improve the reliability of the device and the formation of a single pulse on the control signal regardless of the action of the synchronous pulse axis of the axis of the axis.

Дл  этого устройство содержит логический элемент «ИЛИ, подключенный входами к источнику синхронной импульсной последовательности « формирователю импульсов, а выходом - через каскад задержки к счетному входу триггера запрета.For this, the device contains the logical element "OR, connected by inputs to the source of a synchronous pulse sequence" to the pulse shaper, and the output via a cascade of delay to the counting input of the inhibit trigger.

На чертеже приведена блок-схема устройства .The drawing shows a block diagram of the device.

Устройство дл  (Выделени  одиночного импульса содержит логический элемент «ИЛИ 1, имеющий входы синхронной импульсной последовательности и сигнала управлени . Выход логического элемента «ИЛИ Л соединен со счетным входом триггера 2. Выход триггера 2 соединен с формирователем 3, выход которого соединен ico счетным триггером 4. Выход триггера 4 соединен с формирова0 телем 5, выход которого соединен со входом триггера запрета 6 и с выходом устройства. Выход триггера запрета 6 соединен с установочными входами триггеров 2 и 4. Формирователь управл ющих импульсов 7 соединен с пусковой кнопкой 8 и с источником сигнала The device for (Selection of a single pulse contains a logical element OR 1 having inputs of a synchronous pulse sequence and a control signal. The output of the logical element OR L is connected to the counting input of trigger 2. The output of trigger 2 is connected to the driver 3, the output of which is connected by ico counting trigger 4 The output of the trigger 4 is connected to the shape of a tele 5, the output of which is connected to the input of the prohibition trigger 6 and the output of the device. The output of the trigger of the prohibition 6 is connected to the setup inputs of the triggers 2 and 4. Control driver Pulses 7 is connected to the start button 8 and the signal source

5 управлени  9. Выход формировател  7 соединен со входом логического элемента «ИЛИ 1 и с установочным входом запрещающего триггера 6. Триггер 6 измен ет состо ние и снимает запрещающие потенциалы с установочных триггеров входов 2 и 4, подготавлива  их к работе. С выхода элемента «ИЛИ 1 положительный импульс заднем фронтом перебрасывает триггер 2, обеспечива  таким образом задержку. Перепад напр 5 жеии  и  его выходе формируетс  формирователем 3 в импульсы положительной пол рности , которые задним фронтом перебрасывают триггер 4, обеспечива  вторично задержку пмпульса. С выхода формировател  3 им0 пульс положительной пол рности поступает во внешнюю цепь и, одновременно задним фронтом возвращает триггер 6 в исходное состо ние , запрещающее работу триггеров 2 и 4. Если толыко любой из нмоульсОВ синхронной последовательности:, поступающей от источника Ю, еа входе не совпал IBO времени с импульсами на выходе формировател  7, то пройти через каскад 1задерж1ки он не сможет. Лри совпадении во времени импульса синхронной последовательности, поступающего от источника 10, с им1ПульсО|М на входе формировател  7 в логическом элементе «ИЛИ 1 форМИруетс  одиночный импульс, длительность которого будет больше .каждого из объедин емых импульсав. Триггер 2 будет переброшен фронтом объединенного импульса с некоторой задержкой, необходимой дл  установлени  переход ных процессов ®о инещних устройст1вах (например в реверсивном счетчике ). Дальнейша  обработка сигнала аналогична описанному. Предмет изобретени  Устройство дл  выделени  одиночного импульса с заданной задержкой относительно сигнала управлени , содержащее каскад задержки , источник синхронной импульсной последовательности , триггер запрета, подсоединенный входам левого плеча к формирователю управл ющих импульсов, подключенному к источнику сигнала управлени  и кнопке запуска , отличающеес  тем, что, с целью повышени  надежности работы устройства и формировани  одиночного импульса по сигналу управлени  независимо от действи  синхронной импульсной последовательности, оно содержит логический элемент «ИЛИ, подключенный входами к источнику синхронной импульсной последовательности и формирователю управл ющих импульсов соответственно, а выходом - через каскад задержки, выполненный в виде р да последовательно соединенных звеньев задержки, состо щих из триггера со счетным входом и формировател  каждое, - к счетному входу триггера запрета , прИ этом выход левого ллеча трипгера запрета (подключен к установочным входа м триггеров звеньев задержки.5 control 9. The output of the imaging unit 7 is connected to the input of the logical element OR 1 and to the installation input of the inhibit trigger 6. The trigger 6 changes the state and removes the inhibitory potentials from the installation triggers of inputs 2 and 4, preparing them for operation. From the output of the element “OR 1, a positive impulse with a falling front throws trigger 2, thus providing a delay. A differential voltage of the same and its output is formed by the shaper 3 in positive polarity pulses, which flip trigger 4 backward, providing a second impulse delay. From the output of the imaging unit 3, the pulse of positive polarity enters the external circuit and, at the same time, with the falling edge, returns trigger 6 to the initial state, which prohibits the operation of triggers 2 and 4. If any of the synchronous sequences of the synchronous sequence: coming from the source U, is not input IBO time coincided with the pulses at the output of the driver 7, then it will not be able to go through the 1 delayed cascade. The coincidence in time of a pulse of a synchronous sequence coming from source 10 with a 1PulSO | M at the input of a driver 7 in the logical element OR 1 forms a single pulse, the duration of which will be longer than each of the combined pulses. Trigger 2 will be transmitted by the front of the combined pulse with a certain delay necessary for establishing transitional processes for investment devices (for example, in a reversible counter). Further signal processing is similar to that described. Object of the Invention A device for separating a single pulse with a predetermined delay relative to a control signal, comprising a delay stage, a synchronous pulse sequence source, a inhibit trigger connected to the left arm inputs to a control pulse generator connected to a control signal source and a trigger button, characterized in that in order to increase the reliability of the device and to form a single pulse according to the control signal, regardless of the effect of synchronous pulse It contains the logical element OR connected by the inputs to the source of a synchronous pulse sequence and the driver of control pulses, respectively, and the output through a delay stage made as a series of series-connected delay units consisting of a trigger with a counting input and a driver , - to the counting input of the prohibition trigger, the output of the left prole of the prohibition trigger (connected to the setup input of the m triggers of the delay links.