SU418978A1 - - Google Patents

Description

ДИНАМИЧЕСКИЙ РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВDYNAMIC IMPULSE DISTRIBUTOR

1one

Устройство предназначаетс  дл  телемеханического приема адресной информации иа установках непрерывного транспорта, может быть использовано также в различных устройствах автоматики, телемеханики и вычислительной техники.The device is intended for telemechanical reception of address information in continuous transport installations; it can also be used in various automation devices, telemechanics and computer technology.

Известны динамические распределители импульсов , каждый разр д которых содержит схему динамической пам ти на основном и дополнительном элементах и коммутирующих элементах с элементами задержки.Dynamic pulse distributors are known, each bit of which contains a dynamic memory circuit on the main and additional elements and switching elements with delay elements.

Цель изобретени  - упрощение устройства.The purpose of the invention is to simplify the device.

Предлагаемый распределитель отличаетс  тем, что с него введены два переключател , например иа феррит-транзисторных эле.лентах, причем выход дополнительного элемента нредыдущего разр да соединен со входом подготовки основного элемента последующего, эмиттерные выходы основных элементов четных разр дов подключены к выходу одного коммутирующего эле.мента, а нечетных - к выходу другого коммутирующего , входы подготовки этих элементов соединены с выходами соответствующих элементов задержки , подключенными также ко входам подготовки переключателей, выход одного из которых соединен со входами гашени  и подготовки соответственно первого и второго коммутирующих элементов, а выход другого - со входами подготовки и гашени  соответственноThe proposed distributor differs in that two switches are introduced from it, for example, ferrite-transistor electrolytic elements, with the output of an additional element of the previous bit connected to the training input of the main element of the subsequent one, the emitter outputs of the basic elements of even switching bits are connected to the output of one switching element. but the odd ones are connected to the output of another commutating one, the preparation inputs of these elements are connected to the outputs of the corresponding delay elements, also connected to the input preparation points switches, the output of one of which is connected to the inputs of the quenching and preparation, respectively, of the first and second switching elements, and the output of the other - with the inputs of the preparation and quenching, respectively

первого и второго коммутирующих элементов, причем в.ходы считывани  переключателей соединены с шиной сигналов переключени . На чертеже приведена функциональна  схема предлагаемого динамического распределител  и.мпульсов на феррит-транзисторных элементах .the first and second switching elements, and the readings of the switches of the switches are connected to the switching signal bus. The drawing shows a functional diagram of the proposed dynamic distributor and pulses on ferrite-transistor elements.

Буквами С, П. Г и Э обозначены соответственно входы считывани , подготовки (записи),Letters C, P. G and E denote the inputs for reading, preparing (writing),

гашени  феррит-транзисторных элементов и эмиттеры их транзисторов. /-// - шины тактовых сигналов.quenching ferrite transistors and their transistor emitters. / - // - clock busses.

Распределитель имеет а разр дов, каждый из которых образован двум  (основным и дополнительным ) феррит-транзисторными элементами: элементы 1 и 2 образуют первый разр д, 3 и 4 - второй разр д, 5 и 6 - третий разр д,, (т-1) и (т-/1)-ный разр д (/к--2л).The distributor has a bit, each of which is formed by two (main and additional) ferrite-transistor elements: elements 1 and 2 form the first bit, 3 and 4 - the second bit, 5 and 6 - the third bit, (t 1) and (t- / 1) -d discharge d (/ k - 2n).

Эмиттерные выходы транзисторов основных элементов всех нечетных разр дов распределител  (элементов I, 5,...) объединены в шину 7, котора  соединена с выходом ко.ммутирующего элемента 8. Эмиттерные выходыThe emitter outputs of the transistors of the main elements of all the odd bits of the distributor (elements I, 5, ...) are combined into a bus 7, which is connected to the output of the commutating element 8. Emitter outputs

транзисторов основных элементов всех четных разр дов элементов 3,..., (т-1) объединены в щину 9, котора  соединена с выходом коммутирующего элемента 10. Эмиттерный выход коммутирующего элемента 8 соединенthe transistors of the main elements of all the even bits of the elements 3, ..., (t-1) are combined into a pin 9, which is connected to the output of the switching element 10. The emitter output of the switching element 8 is connected

со входом подготовки элемента задержки 11,with the input of the preparation of the delay element 11,

выход которого подключен ко входам подготовки коммутирующего элемента 8 и переключател  12.the output of which is connected to the inputs of the preparation of the switching element 8 and the switch 12.

Эмиттерный выход коммутирующего элемента 10 соединен со входом подготовки элемента задержки 13, выход которого подключен ко входам подготовки коммутирующего элемента 10 и переключател  14. Выход переключател  12 соединен со входом гащени  коммутирующего элемента 8 и входом подготовки коммутирующего элемента 10, а выход переключател  14 - со входом гащени  коммутирующего элемента 10 и входом подготовки коммутирующего элемента 8. Ко входам считывани  переключателей 12 и 14 нодключена шина переключающих сигналов. 15, 16 - щкна сигналов включени  гаспределите:1 .The emitter output of the switching element 10 is connected to the training input of the delay element 13, the output of which is connected to the training inputs of the switching element 10 and the switch 14. The output of the switch 12 is connected to the input of the switching element 8 and the training input of the switching element 10, and the output of the switch 14 to the input strengthening of the switching element 10 and the preparation input of the switching element 8. To the read inputs of the switches 12 and 14, a bus of switching signals is connected. 15, 16 - switching signal distribution signals: 1.

Шина тактовых сигналов 1 подключена ко входам считывани  основных элементов разр дов распределител  1, 3, 5,..., (т-1) и коммутирующих элементов 8, 10. Шина тактовых сигналов // подключена ко входам считывани  дополнительных элементов разр дов распределител  (2, 4, 6,. . ., т) и элементов задержки 11, 13.The clock signal bus 1 is connected to the read inputs of the main elements of the distributor bits 1, 3, 5, ..., (t-1) and the switching elements 8, 10. The clock signal bus // is connected to the read inputs of the additional elements of the distributor bits ( 2, 4, 6, ..., t) and delay elements 11, 13.

В исходном состо нии все элементы схемы наход тс  в нуле.In the initial state, all circuit elements are at zero.

Дл  включени  распределител  по щине 16 подаютс  сигналы, подготавливающие элементы 1 и 8, которые срабатывают под воздействием сигнала /. При этом сигнал с выхода элемента 1 подготавливает элемент 2, а с выхода элемента 8 - элемент 11. Элементы 2 и 11, срабатывающие под воздействием сигнала П, подготавливают соответственно элементы 1 и 8; элемент 2, кроме того, подготавливает элемент 3, а элемент 11 - элемент 12. В такте 1 срабатывают элементы 1 и 8 и т. д. до прихода переключающего сигнала по щине 15.In order to switch on the distributor, signals are provided along the tongue 16, preparing the elements 1 and 8, which are triggered by the action of the signal /. In this case, the signal from the output of element 1 prepares element 2, and from the output of element 8, element 11. Elements 2 and 11, triggered by the signal P, prepare elements 1 and 8, respectively; element 2 also prepares element 3, and element 11 prepares element 12. In step 1, elements 1 and 8, etc., are triggered before the switching signal arrives along the busbar 15.

Переключающие сигналы имеют произвольный период следовани , но подаютс  после сигналов // и до сигналов /, например, в такте ///. Переключающий сигнал по щине 15 считывает элемент 12, который гасит элемент 8 и подготавливает элемент 10. Теперь при приходе сигнала / элемент 8 не срабатывает, и транзистор элемента 1 оказываетс  без питани . Элемент 10, сработав, подает питание на элемент 3, сигнал с выхода которого подготавливает элемент 4. Одновременно с выхода элемента 10 подготавливаетс  элемент 13. В такте // элементы 4 и 13 срабатывают, элемент 4 подготавливает элементы 3 и 5, а элемент 13 - элементы 10 и 14. В такте / элементы 3 и 10 вновь подготавливают элементы 4 и 13 и т. д. до прихода переключающего сигнала по щине 15. При этом элемент 14, сработав , подготавливает элемент 8 и гасит элемент 10. Теперь под воздействием тактового сигнала / элементы 5 и 8 подготавливают элементы 6 и 11. Начинаетс  генераци  элементов третьего разр да распределител , а также одного из коммутирующих элементов и элемента задержки.The switching signals have an arbitrary follow-up period, but are given after the signals // and before the signals /, for example, in the cycle ///. The switching signal on busbar 15 reads element 12, which dampens element 8 and prepares element 10. Now, when the signal arrives, element 8 does not work, and the transistor of element 1 turns out to be without power. Element 10, having triggered, energizes element 3, the signal from the output of which prepares element 4. Simultaneously, element 13 is prepared from the output of element 10. In the cycle // elements 4 and 13 are triggered, element 4 prepares elements 3 and 5, and element 13 elements 10 and 14. In tact / elements 3 and 10, elements 4 and 13, etc., are again prepared before the switching signal arrives along the bar 15. In this case, element 14, having triggered, prepares element 8 and extinguishes element 10. Now, under the influence of a clock signal Signals / Elements 5 and 8 prepare Elements 6 and 11. Begins generating an element of the third discharge distributor, and one of the switching elements and a delay element.

Далее устройство работает таким же образом , причем при генерации элементов нечет1 ых разр дов распределител  работают также элементы 8 и 11, а при генерации элементов четных разр дов - элементы 10 и 13.Further, the device works in the same way, and when generating elements of the odd 1 bits of the distributor, elements 8 and 11 also work, and elements 10 and 13 are used when generating elements of even bits.

После генерации элементов т-1-го и т-п-ного разр дов включаютс  элементы 1 и 2 первого разр да. Если отключить выход элемента т от входа подготовки элемента 1, после генерации элементов  -ного разр да распределитель оказываетс  в исходном состо пии; в этом случае дл  его повторного включени  необходимо подать сигнал по шине 16 на входы подготовки элементов 1 и 8.After generation of the elements of the t-1st and n-th bits, elements 1 and 2 of the first bit are included. If you disable the output of the element t from the input of the preparation of element 1, after the generation of the elements of the -th bit of the dispenser is in its original state; in this case, to re-enable it, it is necessary to send a signal via bus 16 to the inputs of preparation of elements 1 and 8.

Таким образом, предложенна  схема допускает построение «-разр дного динамического распределител  импульсов.Thus, the proposed scheme allows the construction of an "-discharge dynamic pulse distributor.

Предмет изобретени Subject invention

Динамический распределитель импульсов, например на феррит-транзисторных элементах , каждый разр д которого содержит основной и дополнительный элементы, при этом выход каждого элемента соединен со входом подготовки другого, два коммутирующих элемента , эмиттерные выходы которых соединены со входами подготовки соответствующих элементов задержки, отличающийс  тем, что, с целью упрощени  схемы, в нее введены два переключател , например на феррит-транзисторных элементах, при этом выход дополнительного элемента предыдущего разр да соединен со входом подготовки основного элемента последующего, эмиттерные выходы основных элементов нечетных разр дов подключены к выходу одного коммутирующего элемента , а четных - к выходу другого коммутирующего элемента, входы подготовки этих элементов соединены с выходами соответствующих элементов задержки, нодключенными также ко входам подготовки переключателей, выход одного из которых соединен со входами гашени  и подготовки соответственно первого и второго коммутирующих элементов, а выход другого- со входами подготовки и гашени  соответственно первого и второго коммутирующих элементов , причем входы считывани  переключателей соединены с щиной сигналов переключени .A dynamic pulse distributor, for example, on ferrite transistor elements, each discharge of which contains a main and additional elements, the output of each element being connected to the preparation input of another, two switching elements, the emitter outputs of which are connected to the preparation inputs of the corresponding delay elements differing in that, in order to simplify the scheme, two switches are introduced into it, for example, on ferrite-transistor elements, with the output of an additional element of the previous connection It is connected to the input of preparation of the main element of the subsequent one, the emitter outputs of the main elements of odd bits are connected to the output of one switching element, and even ones to the output of another switching element, the preparation inputs of these elements are connected to the outputs of the corresponding delay elements, also connected to the preparation inputs of the switches, output one of which is connected to the inputs of the quenching and preparation, respectively, of the first and second switching elements, and the output of the other with the inputs of the preparation and gashi neither, respectively, the first and second switching elements, and the read inputs of the switches are connected to a switch signal width.

33

пP

iSiS