SU416873A1 - - Google Patents
Info
- Publication number
- SU416873A1 SU416873A1 SU1795063A SU1795063A SU416873A1 SU 416873 A1 SU416873 A1 SU 416873A1 SU 1795063 A SU1795063 A SU 1795063A SU 1795063 A SU1795063 A SU 1795063A SU 416873 A1 SU416873 A1 SU 416873A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- bit
- trigger
- triggers
- Prior art date
Links
Landscapes
- Electronic Switches (AREA)
Description
1one
Изобретение относитс The invention relates to
к телемеханике и вычислительной технике.to telemechanics and computing.
Известны однотактные расиред,елители импульсов , содержащие триггеры и схемы управлени , выполненные на потенциальных элементах «И-НЕ.Known single-ended signals, pulse pulsers, containing triggers and control circuits, are made on potential AND-NOT elements.
Однако в известных распределител х не подавл ютс лиа1иие единицы при случайных сбо х и автоматической записи единицы в первый разр д при сбросе на нуль.However, in known distributors, linear units with random failures and automatic recording of the unit for the first digit when reset to zero are not suppressed.
Целью изобретени вл етс подавление лишних единиц нри случайных сбо х и автоматической записи единицы в первый разр д при сбросе на нуль.The aim of the invention is the suppression of unnecessary units at random failures and automatic recording of the unit for the first time when reset to zero.
Дл этого выход элемента «И схемы унравлени последнего разр да соединен со входом установки в «О триггера этого же разр да , нулевые выходы триггеров всех разр дов подсоединены но входу элемента «1-1 выходной схемы управлени , выход которого соединен со входом элемента «НЕ через элемент «И, выход элемента «НЕ подсоединен по входам установки в исходное состо ние триггеров всех разр дов.For this, the output of the element “And the last bit control circuit is connected to the installation input in“ About a trigger of the same bit ”, zero outputs of the triggers of all bits are connected but to the input of the element“ 1-1 of the output control circuit, the output of which is connected to the input of the element “NOT through the element "And, the output of the element" is NOT connected to the inputs of the installation to the initial state of the triggers of all bits.
На чертеже приведена функциональна блок-схема однотактного кольцевого распределител .The drawing shows a functional block diagram of a single-ended ring distributor.
Однотактный кольцевой распределитель импульсов содержит элементы «И-НЕ 1, 2, 3, 4, элементы «PI-НЕ 5, 6, на которых построены триггеры распределительного устройства , элементы «НЕ 7, 8, шину входных имнульсов 9, шину установки в исходное состо ние 10 и шины выходных сигналов И.The single-cycle ring pulse distributor contains the elements “AND-HE 1, 2, 3, 4, the elements“ PI-HE 5, 6, on which the switchgear triggers are built, the elements “NOT 7, 8, the input bus impulses 9, the installation bus into the original state 10 and the bus output signals I.
Распределитель работает следующим образом .The distributor works as follows.
Перед подачей входных сигналов по шине 10 через элемент «1-1-НЕ 1, реализующий дл импульсов отрицательной пол рности операции «ИЛИ-НЕ, выдаетс импульс отрицательной пол рности дл установки триггеров распределител в исходное состо ние. Триггер первого разр да устанавливаетс в состо ние «1, триггеры остальных разр дов- в «О.Before the input signals are fed through the bus 10 through the element "1-1-HE 1, realizing for the pulses of negative polarity operation OR-NO, a pulse of negative polarity is given to set the distributor triggers to their initial state. The first bit trigger is set to state "1, the remaining bit triggers are set to" O.
С приходом по шине 9 первого входного полол ительного импульса импульс отрицательной пол рности по вл етс на выходе только одного элемента «И-НЕ 2, так как он подготовлен триггером первого разр да. Этот сигнал устанавливает в «1 триггер второгоWith the arrival of the first input polol pulse on bus 9, a negative polarity pulse appears at the output of only one AND-NOT 2 element, since it is prepared by the first-stage trigger. This signal sets to “1 trigger second
разр да, а по окончанпп входного спгнала через элемент «И-НЕ 1 второго разр да триггер первого разр да устанавливаетс в и т. д. С приходом седьмого входного импульсаbit, and at the end of the input spgnal through the element AND-NOT 1 of the second bit, the trigger of the first bit is set to, etc. With the arrival of the seventh input pulse
импульс отрицательной пол п огти по вл етс на выходе элемента «И-НЕ 2 седьмого разр да и устанавливает триггер седьмого разр да в «О, а по окончании входного сигнала импульс отрицательной пол рности вл етс на выходе элемента устанавливает триггер первого разр да р, sl. одновремепно подтвержда установку в «О триггеров остальных разр до. Выходпью сигналы снимаютс с элементов «И НЕ I. В случае возникновени ложной ехТ,иницы в любом разр де она списываетс после прохождени последнего разр да раснредслител . Исчезновение в раснределиюле единицы, то есть установка всех триггеров в «О невозможна , так как это приводит к но влению на выходе элемента «И-НЕ 4 сигнала, устанавливающего триггер первого разр да распределител в «1. 4 Предмет и з о б р е т е п и Однотактный кольцевой распределитель импульсов , содержащий триггеры и схемы управлени , выиолнениые па потспциальных элементах «И-НЕ, о т л и ч а ю и и с тем, что, с целью подавлени лищних едиинц лрн случайных сбо х и автоматической записн единицы в первый разр д при сбросе на пуль, в нем выход элемента «И схемы управлени последнего разр да соединен со входом установки в «О триггера этого же разр да, нулевые выходы триггеров всех )азр дов подспсдннеиы ко входу элемента «Н выходной схемы унравлени , В1 ход которого соединен со входом элемента «НЕ через элеме1гг «Н, выход элемента «НЕ подсоединен ко входам установки в исходное состо ние триггеров всех разр дов.a negative field pulse appears at the output of the element AND-HE 2 of the seventh bit and sets the trigger of the seventh bit to "O, and at the end of the input signal a negative polarity pulse is at the output of the element sets the trigger of the first bit p, sl. at the same time confirming the installation in “About Triggers of the rest of the bits up. The output signals are removed from the elements "AND NOT I. In the event of a false eXT, in any event, it is deducted after the last discharge of the dispositor. The disappearance of a unit in the distribution, that is, the installation of all the triggers in “О is impossible, since this results in the output at the output of the element“ AND-NO 4 signal setting the trigger of the first bit of the distributor to “1. 4 Subject and datum A single-cycle ring pulse distributor, containing triggers and control circuits, made on the special elements of "AND-NO, so that, in order to suppress Uniduction of random failures and automatic recording of units in the first discharge when resetting to bullets, in it the output of the element "And the control circuit of the last discharge is connected to the installation input in" About a trigger of the same discharge, zero outputs of the trigger of all) to the input of the element “H of the output contour of the circuit, B1 stroke to orogo connected to the input element "NOT through eleme1gg" H, the output member "NOT connected to the inputs of a reset state of the flip-flops of all bits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1795063A SU416873A1 (en) | 1972-06-05 | 1972-06-05 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1795063A SU416873A1 (en) | 1972-06-05 | 1972-06-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU416873A1 true SU416873A1 (en) | 1974-02-25 |
Family
ID=20517367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1795063A SU416873A1 (en) | 1972-06-05 | 1972-06-05 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU416873A1 (en) |
-
1972
- 1972-06-05 SU SU1795063A patent/SU416873A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU416873A1 (en) | ||
SU497733A1 (en) | Pulse counter in telegraph code | |
SU409385A1 (en) | ||
SU470922A1 (en) | Pulse counting device | |
SU466508A1 (en) | Device for comparing binary numbers | |
SU463234A1 (en) | Device for dividing cycle time into fractional number of intervals | |
SU364109A1 (en) | PULSE DISTRIBUTOR ON POTENTIAL ELEPTABLES | |
SU428385A1 (en) | ||
SU451201A1 (en) | Single-ended impulse distributor on an annular shift counter | |
SU450156A1 (en) | Pulse distributor | |
SU799120A1 (en) | Pulse shaping and delaying device | |
SU666645A1 (en) | Error-checking binary counter | |
SU544121A1 (en) | Device control pulse sequences | |
SU1172002A1 (en) | Level distributor | |
US3155962A (en) | System for representing a time interval by a coded signal | |
SU411628A1 (en) | ||
SU402154A1 (en) | USSR Academy of Sciences | |
SU511722A1 (en) | Pulse distributor | |
SU809633A1 (en) | Distributor | |
SU432478A1 (en) | DEVICE FOR PLAYING SIGNALS OF PULSE | |
SU738177A1 (en) | Circular register counter | |
SU842792A1 (en) | Number comparing device | |
SU491131A1 (en) | Trigger register using mismatch signals | |
SU733109A1 (en) | Reversible ternary n-bit pulse counter | |
SU387524A1 (en) | PULSE DISTRIBUTOR |