SU409385A1 - - Google Patents
Info
- Publication number
- SU409385A1 SU409385A1 SU1762291A SU1762291A SU409385A1 SU 409385 A1 SU409385 A1 SU 409385A1 SU 1762291 A SU1762291 A SU 1762291A SU 1762291 A SU1762291 A SU 1762291A SU 409385 A1 SU409385 A1 SU 409385A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- input
- output
- pulse
- decade
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
МНОГОДЕКАДНОЕ ПЕРЕСЧЕТНОЕ УСТРОЙСТВОMULTI-DECADE RECORDING DEVICE
1one
Изобретение относитс к области автоматики , телемеханики и предназначено дл импульсных пересчетных устройств.The invention relates to the field of automation, telemechanics and is intended for pulse counting devices.
Известны пересчетные устройства, в которых выходы старшего и младшего разр дов всех декад св заны с дешифратором, выход которого соединен со схемой записи кода в декады . Одна;ко в таких схемах при суммарной задерж1ке сигнала больше, чем на период входных импульсов, многодекадное пересчетное устройство работает неверно. В св зи с этим рабоча частота пересчетного устройства понижаетс . Кроме того, такое пересчетное устройство требует применени декад одинакового быстродействи , так как в противном случае необходимо расширение сигнала перезаписи кода дл второй и последуюш,их декад.Recalculators are known in which the high and low bits of all decades are associated with a decoder, the output of which is connected to a circuit for writing code in the decades. One; in such schemes, with a total delay of the signal more than for the period of the input pulses, the multi-decade counting device does not work correctly. In this connection, the operating frequency of the counting device is reduced. In addition, such a counting device requires the use of decades of the same speed, because otherwise it is necessary to extend the code rewriting signal for the second and subsequent, their decades.
Цель изобретени - исключение ошибок при перезаписи кода )а граничных частотах и повышение надежности нересчетного устройства .The purpose of the invention is the elimination of errors when rewriting the code) at the cut-off frequencies and improving the reliability of the non-counting device.
Сущность изобретени заключаетс в создавши устройства, в котором -интервал времени дл записи и длительность импульсов записи кода расшир ютс за счет пропуска Л счетных имПульсов (Л 2, 3...), что обеспечивает :1адсж 1ую работу устройства на граничных частотах. Дл осуществлени этого в миогодекадпое пересчетное устройство введен вспомогательный счетчик, подсчитывающип число пропущенных импульсов, а также дополнительный триггер и схемы совпадени , управл ющие работой многодекадного пересчетного устройства. Число пропущенных счетных импульсов Л , учитываемое ври выборе дешиф:рац1ии многодекадного пересчетного устройства, должно обеспечить интервал времени Л-Гмив (где Г пп-минимальный период счетных импульсов), превышающий задержку по цеп м записи кода /д.з на врем , необходимое дл обеспечени наделсной записи кода /:м.-, т. е.The invention consists in creating devices in which the time interval for recording and the duration of the code write pulses are expanded by skipping L counting pulses (L 2, 3 ...), which ensures: 1 ss the first operation of the device at the boundary frequencies. To accomplish this, an auxiliary counter, counting the number of missed pulses, as well as an additional trigger and coincidence circuits that control the operation of the multi-decade counting device, are introduced into the mimic decade counting device. The number of missed counting pulses L, taken into account by the choice of decipher: a multi-decade counting device, should provide a time interval L-gmiv (where G is the minimum period of counting pulses) exceeding the delay in the code recording circuit / c. ensure that the alias code entry /:m.-, i.e.
Л 7 мин :i.i n.:i. .L 7 min: i.i n.:i. .
Дальнейшее увеличение Л нецелесообразно.A further increase in L is impractical.
На фиг. 1 изображена функциональна схема предлагаемого устройства; на фиг. 2 - временные диаграммы, но с 1 ющие работу устройства.FIG. 1 shows a functional diagram of the proposed device; in fig. 2 - timing diagrams, but with 1 operation of the device.
Многодекадное иереечетное устройство содержит схемы 7 и 2 совпадени , дополнительный триггер 3, декадные делите. 4, дешифратор 5, всномогательный счетчик 6, схему 7 деншфрацни импульсов обнулени , схему 8 дешифрации импульсов записи, схему 9 записи кода.The multi-decade iReal device contains the circuits 7 and 2 matches, the additional trigger 3, the decade divide. 4, a decoder 5, an all-encompassing counter 6, a zero-signaling circuit 7, a write-pulse decryption circuit 8, a code writing circuit 9.
Устройство работает следующил образом.The device works as follows.
Входной сигнал (фиг. 2, а) поступает на схему 1 (2) совпадени . Предположим, что нп BTopoii вход схемы / подаетс логическа единица с выхода дополпительного триггера 3The input signal (Fig. 2, a) is fed to the coincidence circuit 1 (2). Suppose that the input of the circuit BTopoii / is supplied to the logical unit from the output of the additional trigger 3
(фиг. 2,е}, а на. второй вход схемы 2 подаете л логический нуль с выхода дополнительного триггера 3. В этом случае входные импульсы через схему / проход т (фиг. 2, б), на декадные делители 4. В момент заполнени декадных делителей на выходе дешифратора 5 1во31Н1и. импульс (фиг. 2, г), который перебрасывает дополнительный триггер 3 в другое устойчивое-состо ние (фиг. 2, е). Следовательно , логическа единица по вл етс на втором входе схемы 2, и входные импульсы проход т на вспомогательный счетчик 6 (фиг. 2, в). Импульс на выходе схемы 7 дешифрации импульсов обнулени возникает при поступлении на вспомогательный счетчик 6 первого входного ИМлульса (фиг. 2, ж). Этот импульс сбрасывает декадные делители 4 на нуль. Импульс на выходе схемы 8 дешифрации импульсов записи возникает при поступлении на вспомогательный счетчик 6 третьего входного импульса (ф,иг. 2, з). Этот импульс поступает на схему 9 записи кода.(Fig. 2, e}, and on. the second input of circuit 2 feeds a logical zero from the output of additional trigger 3. In this case, the input pulses through the circuit / pass (fig. 2, b) to decadal dividers 4. At the moment filling decadal dividers at the output of the decoder 5 1V31N1i. pulse (Fig. 2, d), which transfers the additional trigger 3 to another stable state (Fig. 2, e). Consequently, a logical unit appears at the second input of the circuit 2, and the input pulses are passed to the auxiliary counter 6 (Fig. 2, c). The pulse at the output of the pulse decoding circuit 7 Zero occurs when the first input pulse is received by the auxiliary counter 6 (Fig. 2, g). This pulse resets decadal dividers 4 to zero. The pulse at the output of the write pulse decoding circuit 8 occurs when the third input pulse arrives at the auxiliary counter 6 2, h). This impulse goes to the circuit 9 of the code entry.
Предмет изобретени Subject invention
Многодекадное пересчетное устройство, содержащее схему записи «ода, декадные дели5 тел-и, выходы старшей и младшей чеек разр дов которых св заны с входами дешифратора , и триггер, отличающеес тем, что, с целью повышени надежности, в него введены две двухвходовые схемы совпадени , первые входы которых св заны с шиной входного сигнала, а вторые входы подключены к выходам триггера, выход одной схемы совпадени соединен с входом декадных делителей, а выход другой схемы совпадени соединен сA multi-decade counting device containing a write circuit, decade divide 5 bodies, the outputs of the high and low bits of the digits of which are associated with the inputs of the decoder, and a trigger, characterized in that, in order to improve reliability, two two-input matching schemes are entered into it , the first inputs of which are connected to the input signal bus, and the second inputs are connected to the trigger outputs, the output of one matching circuit is connected to the input of decadal dividers, and the output of the other matching circuit is connected to
15 входом дополнительно введенного счетчика, выходы чеек разр дов которого соединены с входами схемы дешифрации импульсов сброса , выход которой соединен с входом установки нул декадных делителей, и с входами15 by the input of an additionally inserted counter, the outputs of the cells of the bits of which are connected to the inputs of the decryption circuit of the reset pulses, the output of which is connected to the input of the zero decadalers setting, and to the inputs
20 схемы дешифрации импульсов записи, выход которой соединен с входом схемы записи кода , а выход чейки старшего разр да счетчика соединен с одним из входов триггера, другой вход которого соединен с выходом де2 .S шифратора.20 of the write pulse decoding circuit, the output of which is connected to the input of the code writing circuit, and the output of the high-order counter cell is connected to one of the trigger inputs, the other input of which is connected to the output of the 2 .S encoder.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1762291A SU409385A1 (en) | 1972-03-23 | 1972-03-23 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1762291A SU409385A1 (en) | 1972-03-23 | 1972-03-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU409385A1 true SU409385A1 (en) | 1973-11-30 |
Family
ID=20507440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1762291A SU409385A1 (en) | 1972-03-23 | 1972-03-23 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU409385A1 (en) |
-
1972
- 1972-03-23 SU SU1762291A patent/SU409385A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1470383A (en) | Apparatus for producing signals indicating increments of angular movement of a body | |
SU409385A1 (en) | ||
SU921094A1 (en) | Decimal counter | |
SU374588A1 (en) | DESCRIPTION OF THE INVENTION | |
SU525249A1 (en) | Multi-decade decade counter | |
SU455494A1 (en) | Counter with 2 + 1 counting ratio | |
SU993460A1 (en) | Scaling device | |
SU1150624A1 (en) | Information input device | |
SU1485224A1 (en) | Data input unit | |
SU546937A1 (en) | Tunable phase-pulse multi-stable element | |
SU1117848A1 (en) | Binary cyclic code decoder | |
SU470927A1 (en) | The device of the majority decoding with three-time repetition of discrete information | |
SU411628A1 (en) | ||
SU1167713A1 (en) | Digital device for delaying pulses | |
SU964651A2 (en) | Discrete communication channel simulator | |
SU1061128A1 (en) | Device for data input/output | |
SU463234A1 (en) | Device for dividing cycle time into fractional number of intervals | |
SU497733A1 (en) | Pulse counter in telegraph code | |
SU457158A1 (en) | Digital adjustable delay line | |
SU1420648A1 (en) | Shaper of pulse trains | |
SU1128390A1 (en) | Pulse repetition frequency divider | |
SU585608A1 (en) | Frequency divider | |
SU541175A1 (en) | Device to control binary codes mod three | |
SU466508A1 (en) | Device for comparing binary numbers | |
SU1156050A1 (en) | Information input device |