SU416690A1 - - Google Patents

Description

1one

Изобретение относитс  к вычислительной технике и позвол ет производить сложение чисел, представленных в двоичном коде, при помощи суммирующего счетчика.The invention relates to computing and allows the addition of numbers represented in binary code using a sum counter.

Известные устройства дл  сложени  двоичных чисел, содержащие счетчики, генератор импульсов и схемы «И, причем выход генератора соединен с первыми входами всех схем «И, а выходы каждой схемы «И соединены со счетными входами соответствующих счетчиков , характеризуютс  больщим временем сложени  чисел.Known devices for adding binary numbers that contain counters, a pulse generator and an AND circuit, the generator output connected to the first inputs of all AND circuits, and the outputs of each AND circuit connected to the counting inputs of the corresponding counters, are characterized by a longer time of adding numbers.

Цель изобретени  - уменьшение времени сложени  двоичных чисел.The purpose of the invention is to reduce the addition time of binary numbers.

Это достигаетс  тем, что в устройство введены дещифраторы нул , схема переключени  и дополнительна  схема «И, причем входы первого и второго дещифратора нул  подсоединены к выходам соответственно первого и второго счетчиков, а выходы - соответственно ко вторым входам первой и второй схем «1Ъ и к первому и второму входу схемы переключени , первый и второй выходы которой подключены ко вторым входам третье. п дополнительной схем «И соответственно, а выход дополнительной схемы «И соединен со счетным входом следующего после младшего разр да суммирующего счетчика, а первый вход ее - с генератором импульсов.This is achieved by introducing zero deflectors, a switching circuit and an additional AND circuit, with the inputs of the first and second zero detectors connected to the outputs of the first and second counters, respectively, and the outputs respectively to the second inputs of the first and second circuits 1 and the first and second input of the switching circuit, the first and second outputs of which are connected to the second inputs of the third. n additional circuits “And accordingly, and the output of the additional circuit“ And is connected to the counting input of the summing counter next after the low-order bit, and its first input is connected to a pulse generator.

На чертеже представлена схема предлагаемого устройства дл  сложени  двоичных чисел .The drawing shows the scheme of the proposed device for adding binary numbers.

Устройство состоит из генератора 1 импульсов , вычитающих счетчиков 2 и 3, предназначенных дл  записи слагаемых в виде параллельного двоичного кода, дешифраторов - и 5 нул  вычитающих счетчиков, схем «И б и 7, соединенных со счетными входами вычитаоUUIX счетчиков 2 и 3, схема 8 переключени ,The device consists of a generator of 1 pulses, subtractive counters 2 and 3, designed to record the terms in the form of parallel binary code, decoders - and 5 zero subtractive counters, the circuits "And b and 7 connected to the counting inputs of the subtraction" uIX counters 2 and 3, circuit 8 switch,

схем «И 9, 10, причем один выход схемы S через схему «И 9 подключен к счетному входу второго разр да суммирующего счетчика 11, а второй выход - через схему «И 10 - к счетному входу первого разр да суммирующего счетчика 11. Суммируемые числа записываютс  в счетчики 2 и 3 по кодовым н Инам 12 и 13. Сумма чисел снимаетс  с выходов 14. Устройство работает следуюп им образом.circuits “And 9, 10, with one output of circuit S through circuit“ And 9 connected to the counting input of the second digit of summing counter 11, and the second output — via circuit “And 10 - to the counting input of the first digit of summing counter 11. Summable numbers they are recorded in counters 2 and 3 by code codes in inn 12 and 13. The sum of the numbers is removed from the outputs 14. The device works in the following way.

Генератор 1 импульсов непрерывно выр батывает последовательность импульсов, котора  не проходит через схемы «И 6, 7, 9 и 10 до тех пор, пока вычитающие счетчики 2 и 3 наход тс  в нулевом состо нии. После заииси в вычитающие счетчики 2 и 3 суммируемых чисел дешифраторы 4 и 5 нул  этих счетчиков выдадут разрешаюнхие сигналы, схемы «И 6 и 7 откроютс  и последовательность импульсов поступит на вычитающие счетчпки 2 и 3. Одновременно с дешифраторов 4 иThe pulse generator 1 continuously generates a pulse train that does not pass through the circuits And 6, 7, 9, and 10 until the subtractive counters 2 and 3 are in the zero state. After entering into the subtracting counters 2 and 3 of the summable numbers, the decoders 4 and 5 zero of these counters will issue the permissive signals, the "And 6 and 7 schemes will open and the sequence of pulses will go to the subtractive counters 2 and 3. Simultaneously with the decoders 4 and