SU411660A1 - - Google Patents

Description

1one

Изобретение относитс  к области телеграфной св зи.The invention relates to the field of telegraph communication.

Известно устройство дл  коррел ционного приема фазоманипулированных сигналов, содержащее линию задержки, синфазный и квадратурный подканалы, в каждом из которых последовательно включены перемножитель , интегратор и вспомогательный перемножитель , с подключением линии задержки к квадратурному каналу через фазовращатель.A device for the correlation reception of phase-shift keyed signals, comprising a delay line, in-phase and quadrature subchannels, in each of which a multiplier, an integrator and an auxiliary multiplier are connected in series, is connected to the quadrature channel via a phase shifter.

Цель изобретени  - повыщение помехоустойчивости .The purpose of the invention is to increase noise immunity.

Это достигаетс  тем, что в синфазном и квадратурном подканалах между выходом интегратора и вторым входом вспомогательного перемножител  последовательно включены выпр мители, вспомогательные нптеграторы и компенсаторы, а выходы вспомогательных перемиожителей подсоединены к перекрестному перемножителю, выход которого подключен к соединенным последовательно интегратору перекрестного канала, ограничителю и знаковому перемножителю. К второму входу последнего подключен выход вспомогательного перемножител  квадратурного канала, а выход подключен к сумматору совместно с выходом всномогательпого перемпожител  синфазного канала.This is achieved by the fact that in the in-phase and quadrature subchannels between the integrator's output and the second input of the auxiliary multiplier, rectifiers, auxiliary integrators and compensators are connected in series, and the outputs of the auxiliary transceivers are connected to a cross-multiplier, the output of which is connected to the connected cross-channel integrator, limiter and signed multiplier. The output of the auxiliary multiplier of the quadrature channel is connected to the second input of the latter, and the output is connected to the adder together with the output of the common-mode common-mode channel.

На чертеже показана блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.

Устройство содержит перемножители 1 п 1 синфазного и квадратурного каналов, один из входов которых  вл етс  входом устройства. Эти входы соединены между собой п с линиейThe device contains multipliers 1 p 1 of the in-phase and quadrature channels, one of the inputs of which is the input of the device. These inputs are interconnected p with a line

2с нестабильным временем задержки.2 with an unstable delay time.

Выход линии задержки подключен к второму входу перемножптел  1 пепосредствеппо, а к второму входу перемножител  1 через фазовращатель 3. Выходы перемпожителей соедипены с интеграторами 4 и 4 синфазного и квадратурного каналов. Выходы интеграторов нодапы одновременно на вспомогательные перемножители 5 и 5 синфазного п квадратурного каналов, а также па линейные двухполупернодные вынр мителн 6 и 6 и через вспомогательные интеграторы 7 и 7 и компенсаторы 8 и 8 соединены с вторыми входами перемножптелей 5 и 5 соответствеппо. Выход перемпожител  5 подключен к одному из входовThe output of the delay line is connected to the second input of the multiplier 1, via a means of transmission, and to the second input of the multiplier 1 via a phase shifter 3. The outputs of the multiplexers connect integrators 4 and 4 of the in-phase and quadrature channels. The outputs of the node integrators simultaneously to the auxiliary multipliers 5 and 5 of the in-phase quadrature quadrature channels, as well as linear linear biparticle miter 6 and 6, and through the auxiliary integrators 7 and 7 and the compensators 8 and 8 are connected to the second inputs of the multipliers 5 and 5 correspondingly. Output resampler 5 is connected to one of the inputs

перекрестного перемножител  9 и к сумматору 10 синфазного и квадратурного каналов. Выход перемножител  5 соединен с вторым входом перемножител  9 непосредственно, а с сумматором 10 через знаковый перемножитель 11 квадратурного канала. Выход перемпожител  9 подключен к входу перемножител  11 последовательно через интегратор 12 перекрестного канала п двус10р01П1нй ограничитель 13.cross multiplier 9 and to the adder 10 in-phase and quadrature channels. The output of the multiplier 5 is connected to the second input of the multiplier 9 directly, and with the adder 10 through the sign multiplier 11 quadrature channel. The output of the resident 9 is connected to the input of the multiplier 11 sequentially through the integrator 12 of the cross-channel n two 10p0111 limiter 13.

Работает устройство следующим образом.The device works as follows.

Сигнал с ОФМ частоты соо, поступивший на вход устройства в смеси с шумом, занимающим ту же полосу, что и сигпал, проходит одповременпо на перемпожителп 1 и 1 и на линию 2, величина задержки которой равна периоду следовани  сигнала, отлича сь на случайную величину, медленно мен ющуюс  во времени при изменени х температуры. Задержанный сигпал поступает на второй вход перемиожитель , осушествл юш;его перемножение задержанного и незадержанного сигналов. Продукты перемножени  фильтруютс  интегратором 4, посто нна  времени которого согласована с длительиостью приход ш,его сигнала. Модуль напр жени  па выходе интегратора 4 пропорционален скал нному произведению обоих спгналов |/Ь(0 sin в , где 0 - медленно мен юща с  во времени неизвестна  величина , онредел ема  соотношением между величиной задержки и длительностью периода частоты соз. Напр жение Л2()5{пв| имеет перемеппый зпак, завис щпй от манипул цпп сигнала .The signal from the OFM frequency soo, received at the input of the device in a mixture with noise occupying the same band as the sigpal, passes one time to the resident 1 and 1 and to line 2, the delay value of which is equal to the signal follow-up period, differing by a random value, slowly varying with temperature. The delayed sigpal arrives at the second input of the intermittent, which is ush, and its multiplication of the delayed and non-delayed signals. The multiplication products are filtered by the integrator 4, the time constant of which is matched with the duration of the arrival of w, its signal. The voltage modulus on the output of the integrator 4 is proportional to the rock product of both spgnals | / b (0 sin в, where 0 is a slowly varying value in time unknown, which is determined by the ratio between the magnitude of the delay and the duration of the period of the creation voltage. Voltage L2 () 5 {pv | has intermeppy zpak, depending on the keypad cpp signal.

Помимо перемпожител  1 задержанный липией 2 сигнал через фазовращатель 3 поступает на второй вход перемпо  ител  1. Фазовращатель осуществл ет сдвиг фазы задержанного сигпала па угол . После перемножени  иIn addition to the resampler 1, the signal delayed by lipium 2 is fed through the phase shifter 3 to the second input of the amplifier 1. The phase shifter performs the phase shift of the delayed sigpal at the angle. After multiplying and

интегрировани  задержанного и пезадержаппого сигналов на выходе интегратора 4 получают напр жение, модуль которого описываетс  как |Л2(/)з1пв|, а знак зависит от манипул ции сигпала.integrating the delayed and user-delayed signals at the output of integrator 4 receives a voltage whose modulus is described as | Л2 (/) з1pv |, and the sign depends on sigpal manipulation.

Напр жение с выходов иптеграторов проходит на перемпожители 5 и 5, а также на выпр мители 6 и 6, пеобходпмые дл  получени  папр л епи , пропорционального |Л2(|)созв| и |Л2(г)з1п0| с посто иным знаком. Выходное напр жение выпр мителей фильтруетс  иптеграторами 7 п 7 с большей посто нной времени , котора , как правило, в дес ть раз больще длительности тактового интервала. Компепсаторы 8 и 8 представл ют собой усилители с порогом, равным величине посто нной составл ющей щумов, полученной в результате работы выпр мителей. Напр жепие на выходах компенсаторов пропорционально величинам fsinej и |cos©| соответственно. Оно подаетс  на вторые входы перемножителей 5 и 5, па выходе которых напр жени  пропорциональны произведени м sin9-|sine| н С05в-|со5в| соответственно. Эти нанр жепи  также знакопеременны при манипул ции на передаче.The voltage from the outputs of the integrators passes to the breakers 5 and 5, as well as to the rectifiers 6 and 6, which are used to obtain a ratio proportional to | L2 (|) convocation | and | Л2 (г) з1п0 | with a permanent sign. The output voltage of rectifiers is filtered by 7 p 7 integrators with a longer time constant, which is usually ten times longer than the clock interval. Compilers 8 and 8 are amplifiers with a threshold equal to the constant value of the noise generated by the rectifiers. The pressure at the outputs of compensators is proportional to the values of fsinej and | cos © | respectively. It is applied to the second inputs of multipliers 5 and 5, the voltage output of which is proportional to the products sin9- | sine | n С05в- | со5в | respectively. These nanri gpi are also alternating when manipulating a gear.

Выходное Напр жепие иеремножител  5 подаетс  па перемпожитель 9 и сумматор 10, выход которого  вл етс  выходом устройства. Папр жепие перемпожител  5 подаетс  на сумматор 10 через перемножитель И, служащий дл  инвертировани  нол рности напр жени  квадратурного канала. Когда ошибка линии задержки такова, что угол в лежит в пределах - или .:;-л, т. с. когдаThe output voltage of the multiplier 5 is fed to a puller 9 and an adder 10, the output of which is the output of the device. The multiplier 5 is fed to the adder 10 through an AND multiplier, which serves to invert the voltage of the quadrature channel. When the error of the delay line is such that the angle in lies in the range - or.:; - l, t. S. when

ZZ

знаки sin0 и cos0 одинаковы (вне зависимости от манипул ции, ибо при манннул ции меи ютс  знаки одновременно в обоих каналах), на выходе инвертировани  пол рпостей квадратурного канала не требуетс . При прочих услови х требуетс  изменение его квадратурного канала. В нротивпом случае сумматор работает как вычитающа  схема.the signs of sin0 and cos0 are the same (regardless of the manipulation, because when mannuli the signs are meted in both channels simultaneously), the output of the inversion of the field of quadrature channel is not required. Under other conditions, a change in its quadrature channel is required. In the opposite case, the adder operates as a subtraction circuit.

С этой целью выходное напр жение неремножител  9, знак которого положительный при одинаковом знаке складываемых сумматором напр жений н отрицательный при разных, фильтруетс  интегратором 12 с больщой посто нной времени и ограничиваетс  с помощью ограничител  13. Отрицательное напр жение на выходе ограничител  свидетельствует о разных знаках складываемых сумматором напр жений. Выходное напр жение ограничител  управл ет работой перемножител  11 так, что при отрицательном управл ющем папр женнн перемножнтель 11 инвертируетFor this purpose, the output voltage of the non-multiplier 9, the sign of which is positive for the same sign of the sum of the voltages being added by the adder is negative for different, is filtered by the integrator 12 with a long time constant and is limited by the limiter 13. The negative voltage at the output of the limiter indicates the different signs of the collapsible adder voltages. The output voltage of the limiter controls the operation of the multiplier 11 in such a way that, with a negative control paper, the multiplier 11 inverts

0 знак проход щего через него напр жени .0 sign passing voltage through it.

Предмет изобретени Subject invention

Устройство дл  коррел ционного приема фазоманипулированных сигналов, содержащееA device for correlating reception of phase-shift keyed signals, comprising

5 линию задержки, синфазный и квадратурный подканалы, в каждом из которых последовательно включены перемножитель, интегратор и всномогательный перемножитель, с подключением линии задержки к квадратурному каналу5 delay line, in-phase and quadrature subchannels, in each of which a multiplier, an integrator and an all-multiplier multiplier are connected in series, with a delay line connected to the quadrature channel

0 через фазовращатель, отличающеес  тем, что, с целью новышени  помехоустойчивости , в подканалах между выходом интегратора и вторым входом вспомогательного перемпожител  последовательно включены выпр мители, вспомогательные интеграторы и компепсаторы , а выходы вспомогательных перемножителей подсоединены к перекрестному перемножителю , выход которого подключен к соединенным последовательно интегратору перекрестного канала, ограничителю и знаковому перемножителю, к второму входу которого подключен выход вспомогательного перемпожител  квадратурного канала, а выход подключен к сумматору совместно с выходом0 through a phase shifter, characterized in that, in order to improve noise immunity, rectifiers, auxiliary integrators and kompexators are connected in series between the integrator's output and the second input of the auxiliary multiplier, and the outputs of the auxiliary multipliers are connected to a cross-multiplier which output is connected to the connected integrator cross channel, limiter and signed multiplier, to the second input of which the output of the auxiliary relay is connected quadrature channel residents, and the output is connected to the adder together with the output

5 вспомогательного перемножител  синфазного канала.5 auxiliary multiplier common-mode channel.