SU408449A1 - MULTI FREQUENCY DISCRIMINATOR - Google Patents

MULTI FREQUENCY DISCRIMINATOR

Info

Publication number
SU408449A1
SU408449A1 SU1679275A SU1679275A SU408449A1 SU 408449 A1 SU408449 A1 SU 408449A1 SU 1679275 A SU1679275 A SU 1679275A SU 1679275 A SU1679275 A SU 1679275A SU 408449 A1 SU408449 A1 SU 408449A1
Authority
SU
USSR - Soviet Union
Prior art keywords
decoder
output
input
pulse
frequency discriminator
Prior art date
Application number
SU1679275A
Other languages
Russian (ru)
Inventor
М. Родионов В.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1679275A priority Critical patent/SU408449A1/en
Application granted granted Critical
Publication of SU408449A1 publication Critical patent/SU408449A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

1one

Изобретение относитс  к радиотехнике и может быть использовано в системах частотной автоподстройки.The invention relates to radio engineering and can be used in frequency auto-tuning systems.

Известен многочастотный дискриминатор, содержащий преобразователь сигналов, вход которого через формирователь импульсов подсоединен к сигнальному входу устройства, один выход преобразовател  подключен к счетной декаде неносредственно, а другой - через схему совпадени , дешифратор и интегратор , выполненный на двух аналоговых ключах , выходы которых через резисторы подключены к интегрирующему элементу.A multi-frequency discriminator is known that contains a signal converter, whose input through a pulse shaper is connected to the signal input of the device, one output of the converter is connected to the counting decade directly, and the other through a coincidence circuit, a decoder and an integrator, which is made on two analog switches, whose outputs are connected via resistors to the integrating element.

Однако известный многочастотиып дискриминатор имеет недостаточные крутизну статической характеристики дискриминатора и диапазон частот.However, the known multi-frequency discriminator has insufficient steepness of the static characteristics of the discriminator and the frequency range.

Целью изобретени   вл етс  расширение диапазона частот и повышение крутизны статической характерисгики дискриминатора.The aim of the invention is to expand the frequency range and increase the steepness of the static characteristics of the discriminator.

Дл  этого первые п ть выходных шин дешифратора объединены и подключены к управл ющему входу одного аналогового ключа интегратора, шеста  выходна  шина дешифратора заземлена, остальные выходные шииы дешифратора объединены и соединены с управл ющим входом другого аналогового ключа интегратора.To do this, the first five output busbars of the decoder are combined and connected to the control input of one analog switch key, the pole of the output bus of the decoder is grounded, the rest of the output bus terminals of the decoder are combined and connected to the control input of another analog integrator key.

Изобретение по снено чертежами.The invention is illustrated in the drawings.

На фиг. 1 приведена функциональна  схема;FIG. 1 shows a functional diagram;

на фиг. 2 - временные диаграммы.in fig. 2 - time diagrams.

Многочастотный дискриминатор содержит преобразователь сигналов /, вход которого через формирователь импульсов 2 подсоединей К сигнальному входу устройства, схему совпадени  3, счетную декаду 4, состо щую из триггеров 5, 6, 7, 8, 9, 10, 11, 12, вентилей /5, 14, 15, 16, 17, 18, 19, 20, 21 и диодов 22, 23, 24, 25, дешифратор 26 с диодами 27, 28, 29, 30, 31,The multi-frequency discriminator contains a signal converter /, whose input through a pulse shaper 2 connections to the signal input of the device, a coincidence circuit 3, counting decade 4, consisting of triggers 5, 6, 7, 8, 9, 10, 11, 12, gates / 5 , 14, 15, 16, 17, 18, 19, 20, 21 and diodes 22, 23, 24, 25, a decoder 26 with diodes 27, 28, 29, 30, 31,

32, 33, 34, 35, интегратор 36, выполненный на аналоговых ключах 37, 38, выходы которых через резисторы 39, 40 подключены к интегрирующему элементу 41, и резистор 42. Один выход преобразовател  сигналов /32, 33, 34, 35, integrator 36, made on analog switches 37, 38, the outputs of which through resistors 39, 40 are connected to the integrating element 41, and resistor 42. One output of the signal converter /

подключен к счетной декаде 4 непосредственно , а другой - через схему совпадени  3. Выход счетной декады 4 соединен со входом дешифратора 26. Первые п ть шин дешифратора 26 объединены и подключены кconnected to the counting decade 4 directly, and the other through a coincidence circuit 3. The output of the counting decade 4 is connected to the input of the decoder 26. The first five buses of the decoder 26 are combined and connected to

управл ющему входу аналогового ключа 37 интегратора 36, последние объединенные выходные щины дешифратора соединены с управл ющим входом аналогового ключа 38 интегратора 36, а шеста  выходна  шина дешифратора заземлена.the control input of the analog switch 37 of the integrator 36, the last combined outputs of the decoder are connected to the control input of the analog switch 38 of the integrator 36, and the pole output of the decoder bus is grounded.

Устройство работает следующим образом. На вход устройства подают сигналы двух частот: опорной (см. фиг. 2 а) и сигнальной (см. фиг. 2 б). С выхода формировател  импульсов 2 импульсна  последовательность (см.The device works as follows. Signals of two frequencies are input to the device: reference (see Fig. 2 a) and signal (see Fig. 2 b). From the output of pulse generator 2, the pulse sequence (see

фиг. 2 и) подаетс  на преобразователь сигналов /, вырабатывающий строб-импульс (см. фиг. 2 г), необходимый дл  управлени  схемой совпадени  3, импульс сброса (см. фиг. 2 д), возвращающий триггеры счетной декады 4 в исходное состо ние, и импульс перезаписи (см. фиг. 2 е), открывающий вентили 14-21 счетной декады 4.FIG. 2 and) is applied to the signal converter I, generating a strobe-pulse (see Fig. 2 g), necessary to control the coincidence circuit 3, a reset pulse (see Fig. 2 d), which returns the triggers of the counting decade 4 to the initial state, and a rewrite pulse (see FIG. 2 e), opening the gates 14-21 of the counting decade 4.

Строб-импульс и сигнал опорной частоты поступают на схему совпадени  3, с ее выхода пачки импульсов опорной частоты поступают на счетную декаду 4 (триггеры 5-5), котора  производит счет импульсов, содержащихс  в одной пачке (см. фиг. 2 ж). По окончании счета импульс перезаписи открывает вентили J4-2} и комбинаци  двоичной системы записи триггеров 5-8 переписываетс  триггерами 9-12 дл  запоминани . Вентили М-21 закрываютс , а триггеры 5-8 устанавливаютс  в исходное состо ние импульсом сброса.The strobe-pulse and the reference frequency signal arrive at the coincidence circuit 3, from its output the bursts of the reference frequency arrive at the counting decade 4 (triggers 5-5), which counts the pulses contained in one bundle (see Fig. 2 g). At the end of the counting, the rewrite pulse opens the valves J4-2} and the combination of the binary recording system of the triggers 5-8 is rewritten by the triggers 9-12 for storing. The valves M-21 are closed, and the triggers 5-8 are reset, with a reset pulse.

Дешифратор 26 преобразует сигнал из двоичной системы записи в дес тичную и выдает импульс напр жени  на одну из дес ти своих щин. Команда, образовавша с  на одной из первых п ти шин, производит зар д интегрирующего элемента положительным напр жением; команда, образовавша с  на последних объединенных шинах дешифратора, производит зар д интегрирующего элемента 41 отрицательным напр жением; наконец, команда, образовавша с  на шестой шине, не оказывает вли ни  на интегрирующий элемент, сохран   его потенциал неизменным. Потенциал этой шины соответствует нулевой точке ди .скриминатора. Стабильность этой точки, относительно которой происходит формирование положительного или отрицательного напр жени  на интегрирующем элементе, онредел етс  стабильностью опорной частоты.The decoder 26 converts the signal from the binary recording system to the decimal one and outputs a voltage pulse to one of its ten women. A team formed on one of the first five tires produces a positive voltage on the integrating element; the team formed on the last coupled tires of the decoder produces a negative voltage on the integrating element 41; Finally, the team formed on the sixth bus does not affect the integrator, keeping its potential unchanged. The potential of this bus corresponds to the zero point of the screener. The stability of this point, relative to which a positive or negative voltage is formed on the integrating element, is determined by the stability of the reference frequency.

Предмет изобретени Subject invention

Многочастотный дискриминатор, содержаЩий преобразователь сигналов, вход которого подсоединен через формирователь импульсов к сигнальному входу устройства, один выходMulti-frequency discriminator, containing a signal converter, the input of which is connected via a pulse shaper to the signal input of the device, one output

преобразовател  нодключеп к счетной декаде непосредственно, а другой - через схему совпадени , выход счетной декады соединен со входом дешифратора, имеющего п выходных шин, и интегратор, выполненный на двухthe converter is connected to the counting decade directly, and the other through a matching circuit, the output of the counting decade is connected to the input of the decoder having n output buses, and the integrator, made on two

аналоговых ключах, выходы которых через резисторы подключены к интегрирующему элементу , отличающийс  тем, что, с целью расширени  диапазона частот и повышени  крутизны статической характеристики дискриминатора , первые п ть выходных шин дешифратора объединены и подключены к уиравл ющему входу одного аналогового ключа инте-. гратора, шеста  выходна  шина дешифратора заземлена, остальные выходные шины дешифратора объединены и соединены с управл ющим входом другого аналогового ключа интегратора .analog switches, the outputs of which are connected to an integrating element through resistors, characterized in that, in order to expand the frequency range and increase the steepness of the static characteristic of the discriminator, the first five output busbars of the decoder are combined and connected to the steering input of one analog key of the integer. the grator, the pole of the decoder's output bus is grounded, the rest of the decoder's output buses are combined and connected to the control input of another analog integrator key.

.Фие . 1,. one,

.JS.JS

п In i

||. ||.

4/7 1,4/7 1,

сишsish

опорнsupport

-pju umjOJumft -pju umjOJumft

SU1679275A 1971-07-12 1971-07-12 MULTI FREQUENCY DISCRIMINATOR SU408449A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1679275A SU408449A1 (en) 1971-07-12 1971-07-12 MULTI FREQUENCY DISCRIMINATOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1679275A SU408449A1 (en) 1971-07-12 1971-07-12 MULTI FREQUENCY DISCRIMINATOR

Publications (1)

Publication Number Publication Date
SU408449A1 true SU408449A1 (en) 1973-12-10

Family

ID=20482262

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1679275A SU408449A1 (en) 1971-07-12 1971-07-12 MULTI FREQUENCY DISCRIMINATOR

Country Status (1)

Country Link
SU (1) SU408449A1 (en)

Similar Documents

Publication Publication Date Title
US3316547A (en) Integrating analog-to-digital converter
SU408449A1 (en) MULTI FREQUENCY DISCRIMINATOR
GB1081753A (en) Improvements in or relating to electronic circuitry for producing and remembering an output voltage that represents the level of a signal on the input
US3685043A (en) Pulse train to digital converter
SU455494A1 (en) Counter with 2 + 1 counting ratio
SU409196A1 (en)
SU750708A1 (en) Digital infra-low frequency generator
SU767968A1 (en) Voltage-to-code converter
SU411651A1 (en)
SU467483A1 (en) Device for receiving bi-pulse signal
SU493909A1 (en) Pulse selector by duration
SU886238A1 (en) Time interval-to-digital code converter
SU421962A1 (en) ANALOG-DIGITAL MEASURING PARAMETER SIGNAL
SU387386A1 (en) FUNCTIONAL TRANSFORMER
SU1487150A1 (en) Pulse sequence shaper
SU1119175A1 (en) Frequency divider
SU718915A1 (en) Resistance-to-time interval converter
SU1302429A1 (en) Digital code-to-time interval converter
SU506124A1 (en) Delta modulator torus approximator
SU1170608A1 (en) Pulse repetition frequency divider with variable countdown
SU1058039A1 (en) Pulse distributor
SU451177A1 (en) Step Voltage Generator
SU537440A2 (en) The device automatically adjusts the selective amplifier
SU1014142A1 (en) Frequency-to-code converter
SU1462481A1 (en) Frequency-to-voltage converter