SU401998A1 - DEVICE FOR CONTROL OF CONTROL CHAINS - Google Patents

Description

1one

Устройство может найти широкое применение дл  контрол  элементов и цепей унравлени  операци ми в устройствах управлени  цифровых вычислительных машин и других дискретных автоматов.The device can be widely used to control the elements and circuits of control operations in the control devices of digital computers and other discrete automata.

Известно устройство дл  контрол  цепей управлени  операци ми, содержащее регистр, схему фиксации ошибки и элементы «И и «ИЛИ.A device for control of operation control circuits is known, which contains a register, an error fixing circuit, and AND and OR elements.

В известном устройстве выработка устройством управлени  заданных наборов сигналов контролируетс  путем сравнени  контролируемых наборов с некоторыми эталонными наборами (или эталонными кодами). В известных схемах контрол  этого типа предполагаетс  регистраци  либо самих наборов контролируемых сигналов, либо некоторых результатов их преобразовани . После регистрации наборов сигналов опи сравниваютс  с эталонными наборами. Схемы контрол  устройства управлени , работающие по этому принципу, сложны и малонадежны.In the known device, the generation by the control unit of predetermined signal sets is controlled by comparing the monitored sets with some reference sets (or reference codes). In known control schemes of this type, it is assumed that either the sets of monitored signals themselves or some of their conversion results are recorded. After registering the signal sets, the opi are compared with the reference sets. Control circuits for control devices operating on this principle are complex and unreliable.

Цель изобретени  - построение схемы контрол  устройств управлени  .ЦВМ, использующей принцип сравнени  контролируемых сигналов с эталонными наборами и повышающей надежность устройства.The purpose of the invention is to construct a control circuit for control devices of a digital computer using the principle of comparing monitored signals with reference sets and increasing the reliability of the device.

Предлагаемое устройство отличаетс  тем, что в него введены второй регистр и элемент задержки, причем выходы элементов «Р1ЛИThe proposed device is characterized in that a second register and a delay element are entered into it, with the outputs of the elements "P1LI"

соединены с пулевыми выходами первого регистра и единичными входами второго, первые входы элементов «И соединены с шипами сигналов операций, вторые - с шиной сигнала «Запись (считывание) эталонного кода, а выходы - с единичными входами соответствующих разр дов первого регистра и через элемент задержки - с нулевыми входами соответствующих разр дов второго регистра,connected to the bullet outputs of the first register and the single inputs of the second, the first inputs of the elements “And connected to the spikes of the operation signals, the second to the signal bus“ Write (read) the reference code, and the outputs to the single inputs of the corresponding bits of the first register and through the delay element - with zero inputs of the corresponding bits of the second register,

выходы регистров соединены со схемой фиксации ошибки.register outputs are connected to the error fixing circuit.

Второй регистр обеспечивает контроль по влени  ложных сигналов управлени . Схема устройства приведена на чертеже.The second register provides control for the occurrence of spurious control signals. Diagram of the device shown in the drawing.

Устройство содержит регистры 1, 2, элемент задержки 3, схему фиксации ошибки 4 со входами 5-7 и выходом 8, элементы «И 9-11, щины сигналов операций 12, щину сигнала «Запись (считывание) эталонного кодаThe device contains registers 1, 2, delay element 3, error fixing circuit 4 with inputs 5-7 and output 8, elements “And 9-11, operation signal widths 12, signal bar“ Write (read) reference code

13, элементы «ИЛИ 14-16, шины контролируемых сигналов 17.13, elements “OR 14-16, tires of controlled signals 17.

Регистры 1 и 2 в общем случае могут быть выполнены на различных запоминающих элементах . Единичные входы регистра 1 объедипены в определенных комбинаци х в группы, кажда  из которых подключена к одному иRegisters 1 and 2 in the General case can be performed on various storage elements. Single inputs of register 1 are combined in certain combinations into groups, each of which is connected to one and

элементов 9, 10 11, управл емых сигпалами операций с шин 12. Нулевые входы регистра 1 подключены к выходам элементовelements 9, 10 11, controlled by sigpalami operations from the bus 12. The zero inputs of the register 1 are connected to the outputs of the elements

«ИЛИ 14, 15,, 16, на входы которых поступают контролируемые сигналы из цепей управлени  операци ми. Единичные выходы регистра 1 подключены ко входу 6 схемы фиксации ошибки 4. Единичные входы регистра 2 св заны с выходами элементов «ИЛИ 14, 15, ...., 16. Его нулевые входы в определенных комбинаци х объединены в группы, кажда  из которых соединена с выходом одного“OR 14, 15 ,, 16, to the inputs of which monitored signals are received from the control circuits of operations. The unit outputs of register 1 are connected to input 6 of the error fixing circuit 4. Unit inputs of register 2 are connected to the outputs of the elements OR 14, 15, ...., 16. Its zero inputs in certain combinations are grouped into groups, each of which is connected with the release of one

из элементов «И 9, 10, , 11. Единичныеfrom the elements "And 9, 10,, 11. Single

выходы регистра 2 подключены ко входу 6 схемы фиксации ошибки 4.the outputs of register 2 are connected to input 6 of the error fixing circuit 4.

В исходном состо нии регистры схемы в начале каждого цикла работы машины фиксируют коды «О. Иосле расшифровки кода очередной операции сигнал операции подаетс  на унравл юший вход одного из элементов «И 9, 10, ...., II и готовит его к работе.In the initial state, the registers of the circuit at the beginning of each cycle of the machine's operation fix the codes “O. After deciphering the code of the next operation, the operation signal is fed to the left input of one of the elements & 9, 10, ...., II and prepares it for operation.

После этого группа элементов «И опрашиваетс  по цепи 13, и контрольный эталонный код заноситс  в регистр 1. Одновременно сигнал с выхода элемента «И поступает на элемент задержки 3. С приходом на нулевые входы регистра 1 контролируемых сигналов его разр ды, установленные ранее в единицу сигналов с выхода элемента «И, сбрасываютс  в исходное состо ние. Ири правильном функционировании цепей управлени  операци ми регистр 1 к концу цикла фиксирует нулевой код.After that, the group of elements "I" is polled along circuit 13, and the control reference code is entered into register 1. At the same time, the signal from the output of the element "I enters the delay element 3. With the arrival at the zero inputs of register 1, the monitored signals of its bits, previously set to one The signals from the output of the element "AND, are reset." The correct operation of the operation control circuits, register 1, by the end of the cycle, fixes the zero code.

При отсутствии хот  бы одного сигналаIn the absence of at least one signal

управлени  операцией на регистре фиксируетс  код, отличный от нул . В результате этого при опросе схемы фиксации ошибки 4 по входу 5 она формирует сигнал сбо  или отказа. Аналогичным образом функционирует регистр 2 с той лишь разницей, что он фиксирует по вление ложных сигналов. Это достигаетс  тем, что единицы записываютс  в определенные разр ды регистра 2 контролируемыми сигналами, а считывают их сигналы с элементов «И 9, 10, ..., 11.control operation on the register is fixed code other than zero. As a result, when interrogating an error fixing circuit 4 on input 5, it generates a failure or failure signal. Register 2 operates in a similar way with the only difference that it records the appearance of spurious signals. This is achieved by the fact that the units are written to certain register bits 2 by controlled signals, and their signals are read from the elements "And 9, 10, ..., 11."

Предмет изобретени Subject invention

Устройство дл  контрол  цепей управлени Control circuit monitoring device

операци ми, содержашее регистр, схему фиксации ошибки и элементы «И и «ИЛИ, отличающеес  тем, что, с целью повышени  надежности , оно содержит второй регистр и элемент задержки, причем выходы элементовoperations, a register, an error fixing scheme, and And and Or elements, characterized in that, in order to increase reliability, it contains a second register and a delay element, with the outputs of the elements

«ИЛИ соединены с нулевыми входами первого регистра и единичными входами второго, первые входы элементов «И соединены с шинами сигналов операций, вторые - с шиной сигнала «Запись (считывание) эталонного“OR are connected to the zero inputs of the first register and the single inputs of the second, the first inputs of the elements“ And are connected to the operation signal buses, the second - to the signal bus “Write (read)” the reference

кода, а выходы - с единичными входами соответствующих разр дов первого регистра и через элемент задержки - с нулевыми входами соответствующих разр дов второго регистра , выходы регистров соединены со схемойcode, and the outputs - with single inputs of the corresponding bits of the first register and through the delay element - with zero inputs of the corresponding bits of the second register, the outputs of the registers are connected to the circuit

фиксации ошибки.fixing the error.