SU378794A1 - BALANCE SCHEME OF COMPARISON - Google Patents

BALANCE SCHEME OF COMPARISON

Info

Publication number
SU378794A1
SU378794A1 SU1659219A SU1659219A SU378794A1 SU 378794 A1 SU378794 A1 SU 378794A1 SU 1659219 A SU1659219 A SU 1659219A SU 1659219 A SU1659219 A SU 1659219A SU 378794 A1 SU378794 A1 SU 378794A1
Authority
SU
USSR - Soviet Union
Prior art keywords
current
input
voltage
transistors
transistor
Prior art date
Application number
SU1659219A
Other languages
Russian (ru)
Inventor
Г. И. Васильков Г. М. Офицеров
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1659219A priority Critical patent/SU378794A1/en
Application granted granted Critical
Publication of SU378794A1 publication Critical patent/SU378794A1/en

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

1one

Изобретение отиоситс  к области автоматики и может быть применено в контрольно-измерительной аппаратуре.The invention relates to the field of automation and can be applied in instrumentation equipment.

Известна балансна  схема сравнени  на двух переключател х тока на транзисторах, к базам которых подключены источники олорНЫХ и измерительных напр жений.There is a well-known comparison circuit on two current switches on transistors, to the bases of which the sources of olor and measuring voltages are connected.

Однако така  схема поз1вол ет получить только окно дискриминации, что недостаточно дл  устройств автоматического контрол .However, such a scheme makes it possible to obtain only a window of discrimination, which is insufficient for automatic control devices.

Целью изобретени   вл етс  расширение функциональных возможностей устройства. Дл  этого коллекторы транзисторов первого переключател  тока через дополнительно введенные диоды подключены к выходу устройства и через другие дополнительно введенное диоды попарно соединены с коллекторами транзисторов второго переключател  тока.The aim of the invention is to expand the functionality of the device. For this, the collectors of the transistors of the first current switch are connected through the additionally introduced diodes to the output of the device and are connected in pairs to the collectors of the transistors of the second current switch through other additionally introduced diodes.

На фиг. 1 изображена электрическа  схема сравнени ; на фиг. 2 - временна  диаграмма работы схемы ,в режиме контрол  по верхнему уровню; на фиг. 3 - то же, в режиме контрол  по нижнему уровню.FIG. 1 shows an electrical circuit; in fig. 2 - time diagram of the scheme, in the control mode on the upper level; in fig. 3 - the same, in the control mode on the lower level.

Балансна  схема сравнени  выполнена на Двух переключател х тока. Первый переключатель тока содержи|Т транзисторы 1 и 2, эмиттеры которых подсоединены к общему гелератору тока 3. Второй переключатель тока содержит транзисторы 4 и 5, эмиттеры которых подсоединены к общему генератору тока 6. База транзистора /  вл етс  одним входом схемы, базы тра.нзисторов 2 и 5 объединены И  вл ютс  вторым ВХОДОМ схемЫ. База транзистора 4 подсоединена к источникуThe balance comparison circuit is made on two current switches. The first current switch contains | T transistors 1 and 2, the emitters of which are connected to a common current helix 3. The second current switch contains transistors 4 and 5, the emitters of which are connected to a common current generator 6. The base of the transistor / is one input of the circuit, the base is tra. The resistors 2 and 5 are combined AND are the second INPUT of the circuit. The base of the transistor 4 is connected to the source

опорного напр жени  t/см- Коллекторьг транзисторов } и 4, 2 к 5 .попарно соединены через дополнительно введенные диоды 7 и 8. Кроме того, коллекторы транзисторов 4 к 5 через резисторы 9 № 10 подсоединены к источникуthe reference voltage t / cm- The collector of the transistors} and 4, 2 to 5. are coupled connected through the additionally introduced diodes 7 and 8. In addition, the collectors of the transistors 4 to 5 through the resistors 9 No. 10 are connected to the source

коллекторного напр жени  EI, а коллекторы транзисторов / и 2 через дополнительно введенные диоды // и ,12 соединены с выходом схемы и через резистор 13 с источником напр жени  EZ.the collector voltage EI, and the collectors of the transistors / and 2 through the additionally introduced diodes // and, 12 are connected to the output of the circuit and through the resistor 13 to the voltage source EZ.

.Схема может ра.ботаТ:Ь в режиме контрол  по верхнему уровню и в реж-име контрол  по нижнему . В первом режиме на вход 14 подаетс  эталонный уровень, соответствующиЙ верхнему пределу контролируемого низкого уровн , а на вход 15 - контролируемый низкий уровень. Во второМ режиме на вход М подаетс  эталонный уровень, соответствующий нижнему пределу контролируемогоThe circuit can work T: b in the control mode on the upper level and in the control mode on the lower level. In the first mode, the reference level corresponding to the upper limit of the monitored low level is fed to the input 14, and the monitored low level to the input 15. In the second mode, a reference level is fed to the input M, corresponding to the lower limit of the monitored

высокого уровн , а на вход 15 - контролируемый высокий уровень. Величина эталонь ного уровн  во втором случае будет боЛьще, чем в первом. Величина опорного напр жени  LcM выбираетс  приблизительно посерединеhigh level, and at input 15 - controlled high level. The value of the reference level in the second case will be more than in the first. The magnitude of the reference voltage LcM is selected approximately in the middle.

между двум  эталонными уровн ми.between two reference levels.

В первом режиме эталонное напр жение ва Входе 14 меньше напр жени  см,ещеЕи  L/CM, поэтому транзистор 4 посто нно открыт, а транзистор 5 - закрыт (см. временную диаграмму ва фиг. 2). Из двух транзисторов У и 2 может быть открыт только тот, .потенциал базы которого выше.In the first mode, the reference voltage in Input 14 is less than the voltage cm, also E and L / CM, therefore transistor 4 is constantly open and transistor 5 is closed (see the timing diagram of Fig. 2). Of the two transistors Y and 2, only the base potential of which can be opened can be opened.

Пока напр жение на .входе 15 ниже напр жени  на входе 14 транзистор 1 закрыт, а транзистор 2 открыт (см. фиг. 2). Как только напр жение на входе 15 превысит величину эталонного налр жеви  на входе 14, состо ние транзисторов У и 2 мен етс  на противоположное . В момент равенства напр жений ток может быть произвольно распределен между этими двум:Я транзисторами, однако 30Hia неопределенности очень м.ала, что свой ственно дл  всех транзисторных схем сравнени , и в дальнейшем не будет учитыватьс .As long as the voltage at input 15 is lower than the voltage at input 14, transistor 1 is closed and transistor 2 is open (see Fig. 2). As soon as the voltage at input 15 exceeds the value of the reference voltage at input 14, the state of the transistors Y and 2 changes to the opposite. At the time when the voltages are equal, the current can be arbitrarily distributed between these two: I transistors, however 30Hia of uncertainty is very small, which is typical of all transistor comparison circuits, and will not be taken into account in the future.

Когда напр жение на входе 1й ниже эталонного на входе 14, ток течет через резистор Ш, диод и, открытый транзистор 2 и через генератор тока У. Величины источников литани  выбираютс  так, чтобы ,. Величина тока генератора и величина резнеторов 10 выбираетс  так, чтобы ладенне напр жени  на резисторе /б было меньше разницы напр жений амежду источниками питани  и В этом случае диод 12 окажетс  закрытым и ток в нагрузочном резисторе 1 отсутствует. Как только напр жение на входе 15 превысит эталонное напр жение на входе 14, произойдет переключение транзисторов У и 2 (см. фиг. 2). 10К от источника 2 лотечет через резистор 13, диод 11, транзистор У и тенерато-р тока 3. Диод 7 в этом случае будет закрыт, так как ток, определ емый генератором тока 6 и протекаюш,ий через открытый транзистор 4, создает достаточно большое ладение на резисторе 9. Этот реЖИМ легко выполн етс , если генератор тока 6 имеет больший ток, чем генератор тока 3.When the voltage at the 1st input is lower than the reference at the input 14, the current flows through the resistor W, the diode and the open transistor 2 and through the current generator W. The values of the lithium sources are chosen so that,. The magnitude of the generator current and the magnitude of the reznetors 10 is chosen so that the voltage on the resistor / b is less than the voltage difference between the power sources and in this case diode 12 will be closed and there is no current in the load resistor 1. As soon as the voltage at the input 15 exceeds the reference voltage at the input 14, the transistors Y and 2 will switch (see Fig. 2). 10K from source 2 loses through resistor 13, diode 11, transistor Y and current tenerato-p 3. Diode 7 in this case will be closed, because the current detected by current generator 6 and flowing through open transistor 4 creates a rather large The setting is on resistor 9. This MODE is easily performed if current generator 6 has a higher current than current generator 3.

;Таким образом , в первом режиме ток в нагрузочном резисторе по витс  в том случае, если напр жение на входе 15 /превышает эталонный уровень на входе 14.Thus, in the first mode, the current in the load resistor is achieved if the voltage at input 15 / exceeds the reference level at input 14.

/Во втором режиме эталонное напр жение на входе 14 больше напр жени  смешени / In the second mode, the reference voltage at input 14 is greater than the mixing voltage.

йтл, поэтому транзистор 5 посто нно открыт, а транзистор 4 - закрыт (см. временную диаграмму на фиг. 3). Из двух транзисторов У и 2 может открыт только тот, потенциал базы которого выше. Пока напр жение на входе 15 ниже напр жени  на входе 14 транзистор У закрыт, а транзистор 2 открыт (см. фиг. 3). TaiK как транзисторы 2 и 5 в этом случае открыты , то на резисторе 10 создаетс  значительное падение напр жени  за счет большого тока генератора 6, диод 8 закрыт и ток от источника Е течет через нагрузочный резистор 13, диод У2, транзистор 2 и генератор тока 5.therefore, the transistor 5 is constantly open, and the transistor 4 is closed (see the timing diagram in Fig. 3). Of the two transistors Y and 2, only the one whose base potential is higher can be opened. While the voltage at the input 15 is lower than the voltage at the input 14, the transistor Y is closed and the transistor 2 is open (see Fig. 3). TaiK as transistors 2 and 5 are open in this case, then a significant voltage drop due to a large generator current 6 is created on the resistor 10, the diode 8 is closed and the current from source E flows through the load resistor 13, diode U2, transistor 2 and current generator 5 .

Таким образом, во втором режиме ток в нагрузочном резисторе ло в-итс  в том случае, если напр жение на входе /5 ниже эталонного уровн  на входе 14. Как только напр жение на входе 15 превысит величину эталонного напр жени  на входе 14, состо ние транзисторов У и 2 как и в первом случае мен етс  на противоположное. Ток течет через резистор 9, диод 7, открытый транзистор У -и генератор тока 3. Так как падение налр жени  р.а резисторе 9 в этом случае при малом токе незначительно, диод 11 оказываетс  закрытым и ток через резистор 13 не течет.Thus, in the second mode, the current in the load resistor is lost if the input voltage / 5 is lower than the reference level at input 14. As soon as the voltage at input 15 exceeds the value of the reference voltage at input 14, the state transistors y and 2, as in the first case, change to the opposite. The current flows through the resistor 9, the diode 7, the open transistor Y, and the current generator 3. Since the drop in the r.a resistor 9 in this case is insignificant at a low current, the diode 11 is closed and the current through the resistor 13 does not flow.

Предмет изобретени Subject invention

Балансна  схема сравнени , со-тержаш   два пере1шючател  тока на транзисторах, база одного транзистора первого лереключателч тока соединена с первым источником входного напр жени , база другого транзистора первого переключател  тока соединена с базой одного из транзисторов второго лереключател  тока и со вторым источником входного напр жени , а база другого транзистора второго переключател  тока лодключена к источнику опорного налр жени , отличающа с  тем, что, с целью расширени  функциональных возможностей устройства, коллекторы транзисторов первого лереключател  тока через дололнительно введенные диоды под1а1ючены к выходу устройства и через другие дололнительво введенные диоды поларно соединены с коллекторами транзисторов второго переключател  тока.A balanced comparison circuit, with two current transistors on transistors, the base of one transistor of the first switch current is connected to the first input voltage source, the base of the other transistor of the first current switch is connected to the base of one of the transistors of the second current switch, and the second input voltage source, And the base of the other transistor of the second current switch is connected to the source of the reference current, characterized in that, in order to expand the functionality of the device, the collector first transistors lereklyuchatel current through diodes pod1a1yucheny dololnitelno introduced to the device through the exit and other dololnitelvo polarno input diodes are connected to the collectors of the transistors of the second current switch.

пP

k7k7

/J/ J

--

гл,:Ch:

4545

-,-,

л/l /

и,Лand l

SU1659219A 1971-05-24 1971-05-24 BALANCE SCHEME OF COMPARISON SU378794A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1659219A SU378794A1 (en) 1971-05-24 1971-05-24 BALANCE SCHEME OF COMPARISON

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1659219A SU378794A1 (en) 1971-05-24 1971-05-24 BALANCE SCHEME OF COMPARISON

Publications (1)

Publication Number Publication Date
SU378794A1 true SU378794A1 (en) 1973-04-18

Family

ID=20476012

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1659219A SU378794A1 (en) 1971-05-24 1971-05-24 BALANCE SCHEME OF COMPARISON

Country Status (1)

Country Link
SU (1) SU378794A1 (en)

Similar Documents

Publication Publication Date Title
US4009398A (en) Sawtooth wave form circuit
SU378794A1 (en) BALANCE SCHEME OF COMPARISON
US2506124A (en) Circuit arrangement for indicating the duration of electrical pulses
US3446987A (en) Variable resistance circuit
US3294986A (en) Bistable tunnel diode circuit
SU627590A1 (en) Switch
SU853623A1 (en) Controlled current generator
SU474905A1 (en) Amplifier
SU1488771A1 (en) Dc voltage stabilizer
SU860233A2 (en) Stabilized converter
SU1056445A1 (en) Comparator with gating
SU1220080A1 (en) Controlled a.c.voltage-to-a.c.voltage converter
SU1504785A1 (en) Amplifying stage
SU1045364A1 (en) Matrix element access driver
SU1665473A1 (en) Device for control over transistor key
SU932523A1 (en) Device for monitoring input signal amplitude
SU892724A1 (en) Electronic switch
SU1218460A1 (en) Counter-detector of voltage failure events
SU400997A1 (en) DELAY DEVICE
SU413618A1 (en)
SU470044A1 (en) Device for generating control voltages for semiconductor devices
SU1614009A1 (en) Method of dynamic leveling of currents of parallel bipolar transistors
SU675601A1 (en) Electronic switch
SU1173545A1 (en) Transistorized switch
SU403060A1 (en) TRANSISTOR SWITCHING DEVICE