SU369566A1 - DEVICE FOR ISOLATING AN EXTREME UNIT - Google Patents
DEVICE FOR ISOLATING AN EXTREME UNITInfo
- Publication number
- SU369566A1 SU369566A1 SU1608048A SU1608048A SU369566A1 SU 369566 A1 SU369566 A1 SU 369566A1 SU 1608048 A SU1608048 A SU 1608048A SU 1608048 A SU1608048 A SU 1608048A SU 369566 A1 SU369566 A1 SU 369566A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- circuit
- isolating
- trigger
- triggers
- extreme
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Description
.1.one
Предлагаемое устройство дл выделени крайней единицы может найти применение в различных устройствах вычислительной техники , например при построении узлов прерывани .The proposed device for isolating an extreme unit can be used in various computing devices, for example, in constructing interrupt nodes.
Известны регистры, в которых выделение крайнего (приоритетного) триггера, наход щегос в состо нии «1, осуществл етс соединением нулевых входов триггеров каждого разр да через схемы «ИЛИ с единичными выходами всех предществующих IB пор дке убывани приоритета триггеров с помощью отдельных вентилей (схем «И).Registers are known in which the allocation of the extreme (priority) trigger, which is in the state "1," is performed by connecting the zero inputs of the triggers of each bit through the OR circuit with the single outputs of all preceding IB in order of decreasing the priority of the triggers using separate gates "AND).
Недостатком указанной схемы вл етс то, что дл управлени каждым триггером и.спользуетс (га-1) вентиль, где п - номер данного триггера в пор дке убывани приоритета , что при большой разр дности схемы ведет к значительной затрате оборудовани (вентилей).The disadvantage of this scheme is that a valve is used to control each trigger and use (ha-1), where n is the number of this trigger in order of decreasing priority, which, if the circuit size is large, leads to a significant expenditure of equipment (gates).
Цель изобретени заключаетс в уменьщении количества схем «И до т-1, где т - число разр дов регистра схемы.The purpose of the invention is to reduce the number of I & T circuits to t −1, where m is the number of circuit register bits.
В предлагаемом устройстве эта цель достигаетс путем соединени единичного выхода каждого триггера, кроме последнего с соответствующей схемой «И, выход которой подключен дополнительно введенные схемы «ИЛИ к .нулевым входам последующих в пор дке убывани приоритета триггеров. In the proposed device, this goal is achieved by connecting the single output of each trigger, except the last, to the corresponding AND circuit, the output of which is connected to the additionally introduced OR circuits to the zero inputs of the subsequent ones in order of decreasing priority of the triggers.
На чертеже представлено устройство дл выделени крайней единицы на четыре разр да .The drawing shows a device for allocating an extreme unit to four bits.
В состав устройства вход т триггеры /-4, схемы «И 5, 6, 7 и схемы «ИЛИ 8, 9. Единичные плечи триггеров заштрихованы.The device includes triggers / -4, schemes “AND 5, 6, 7, and schemes“ OR 8, 9. The single shoulders of the triggers are shaded.
Пусть в исходном состо нии в триггерах записан код OiOl. Схемы «И 5 и 7 при этом будут закрыты, а схема «И 6 - открыта.Suppose that in the initial state in the triggers the code OiOl is written. The schemes “And 5 and 7 will be closed at the same time, and the scheme“ And 6 will be open.
После подачи управл юшего импульса на входную шину (точка /4) сработает схема «И 6 и сигнал с ее выхода через схему «ИЛИ 8 подтвердит нулевое состо ние триггера 3, а через схему «ИЛИ 9 установит в «О триггер 4.After supplying the control pulse to the input bus (point / 4), the AND 6 circuit will work and the signal from its output through the OR8 circuit will confirm the zero state of trigger 3, and through the OR 9 circuit will set to O trigger 4.
Таким образом, в единичном состо нии останетс только триггер 2.Thus, only trigger 2 will remain in the single state.
Предмет изобретени Subject invention
Устройство дл выделени крайней единицы , содерл ащее триггеры, схемы «И, отличающеес тем, что, с целью сокращени количества оборудовани при большой разр дности схемы, единичный выход калсдого триггера , кроме последнего, соединен с соответствующей схемой «И, выход которой подключен через дополнительно введенные схемы «ИЛИ к нулевым входам последующих в пор дке убывани приоритета триггеров.A device for isolating an extreme unit containing triggers of an AND circuit, characterized in that, in order to reduce the amount of equipment when the circuit is large, a single output of a trigger but the latter is connected to the corresponding AND circuit, the output of which is connected through The introduced schemes "OR to zero inputs follow in order of decreasing priority of triggers.
АBUT
/V/ V
ZVZV
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1608048A SU369566A1 (en) | 1970-12-24 | 1970-12-24 | DEVICE FOR ISOLATING AN EXTREME UNIT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1608048A SU369566A1 (en) | 1970-12-24 | 1970-12-24 | DEVICE FOR ISOLATING AN EXTREME UNIT |
Publications (1)
Publication Number | Publication Date |
---|---|
SU369566A1 true SU369566A1 (en) | 1973-02-08 |
Family
ID=20462953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1608048A SU369566A1 (en) | 1970-12-24 | 1970-12-24 | DEVICE FOR ISOLATING AN EXTREME UNIT |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU369566A1 (en) |
-
1970
- 1970-12-24 SU SU1608048A patent/SU369566A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU369566A1 (en) | DEVICE FOR ISOLATING AN EXTREME UNIT | |
GB1378144A (en) | Data processing arrangements | |
GB1297394A (en) | ||
US2998192A (en) | Computer register | |
ATE162896T1 (en) | MICROPROGRAM SEQUENCE CONTROL | |
SU1201855A1 (en) | Device for comparing binary numbers | |
SU985827A1 (en) | Buffer memory device | |
GB1114503A (en) | Improvements in or relating to data handling apparatus | |
ES332476A1 (en) | A memory or data storage device. (Machine-translation by Google Translate, not legally binding) | |
GB948314A (en) | Improvements in or relating to adding mechanism | |
SU466508A1 (en) | Device for comparing binary numbers | |
SU913367A1 (en) | Device for comparing binary numbers | |
SU877618A1 (en) | Shift register | |
SU1465997A1 (en) | High-voltage switch | |
SU398988A1 (en) | DEVICE FOR CONTROLLING THE PRINTING MECHANISM | |
SU425177A1 (en) | ||
SU534037A1 (en) | Pulse counter | |
SU395988A1 (en) | DECIMAL COUNTER | |
SU400991A1 (en) | DEVICE FOR CONVERSION | |
SU375789A1 (en) | COMMUNICATION DEVICE | |
SU369565A1 (en) | DEVICE FOR CALCULATION OF FUNCTION y = e ^ | |
SU406320A1 (en) | DECIMAL REVERSIBLE COUNTER WITH DIGITAL INDICATION | |
SU440795A1 (en) | Reversible binary counter | |
SU427331A1 (en) | DIGITAL INTEGRATOR WITH CONTROL | |
SU398947A1 (en) | DEVICE FOR |