SU364938A1 - FUNCTIONAL TRANSFORMER - Google Patents

Description

1one

Предлагаемое устройство может быть использовано в вычислительных устройствах дл  нелинейного преобразовани  цифровых величин.The proposed device can be used in computing devices for non-linear conversion of digital quantities.

Известны функциональные преобразователи цифровых величин, использующие принцип кусочно-линейной аппроксимации нелинейной функции. Они содержат приемный регистр , схему декодировани , схему пам ти, делительный счетчик и преобразователь кода .Known functional converters of digital quantities, using the principle of piecewise linear approximation of a nonlinear function. They contain a receive register, a decoding scheme, a memory circuit, a dividing counter and a code converter.

Их недостатком  вл етс  низкое быстродействие преобразовани  заданной функции.Their disadvantage is the low conversion performance of the given function.

В предлагаемом устройстве использован преобразователь параллельного кода в последовательность импульсов, входные шины которого присоединены к младшим разр дам приемного регистра. Выход преобразовател  подключен к счетному входу делительного счетчика, выход которого соединен со счетным входом реверсивного регистра.In the proposed device, a parallel code to pulse sequence converter is used, the input buses of which are connected to the lower bits of the receiving register. The output of the converter is connected to the counting input of a separating counter, the output of which is connected to the counting input of the reversing register.

Это позвол ет ускорить преобразование цифровых величин, так как путем расшифровки состо ни  старших разр дов приемного регистра кода аргумента определ етс  значение функции, соответствующее началу линейного участка аппроксимации, а врем  преобразовани  в пределах этого участка зависит от его величины по оси аргумента и достаточно мало.This allows speeding up the conversion of digital values, since decoding the higher bits of the receiving register of the argument code determines the value of the function corresponding to the beginning of the linear section of the approximation, and the conversion time within this section depends on its value along the axis of the argument and is rather small.

На чертеже дана схема предложенного преобразовател .The drawing is a diagram of the proposed Converter.

Преобразователь содержи.т приемный регистр 1, схему декодировани  2, схему пам ти 3, делительный счетчик 4, выходной регистр 5, преобразователь 6 параллельного кода в последовательность импульсов, включающий в себ  генератор импу.тьсов 7, веитиль 8, триггер управлени  9, делитель частоты 10,The converter contains a receive register 1, a decoding circuit 2, a memory circuit 3, a split counter 4, an output register 5, a parallel code converter 6 into a pulse sequence that includes an impulse generator 7, a power 8, a control trigger 9, a divider frequency 10,

счетчик // и многоразр дную схему совпадени  12.counter // and multi-bit matching circuit 12.

Преобразователь отличаетс  от известных, используемых, например, в преобразовател х двоичного кода в двоичио-дес тичный тем,The converter is different from the known ones used, for example, in converters of binary code to binary-ten in order

что он одновременно с преобразованием умножает число импульсов на заданное число. Дл  этого в нем между выходом вентил  8 и входом счетчика // включен делитель частоты 10.that, simultaneously with the transformation, it multiplies the number of pulses by the given number. For this, there is a frequency divider 10 between the outlet of the valve 8 and the counter input // in it.

Выходом преобразовател  6  вл етс  выход вентил  8, одновременно подключенный к входу делител  частоты 10 и входу счетчика 4, имеющего измен емый коэффициент делени . Входные шины преобразовател  6 ееThe output of converter 6 is the output of valve 8 simultaneously connected to the input of frequency divider 10 and the input of counter 4, which has a variable division factor. Converter bus input 6

единены с выходными шинами младших разр дов регистра 1, выходные шины старши.х разр дов которого подсоединены к входным шинам схемы декодировани  2, а выходы последнего к входам схемы пам ти 3. Выходare connected to the output buses of the lower bits of register 1, whose output buses of the higher bits of which are connected to the input buses of the decoding circuit 2, and the outputs of the latter to the inputs of the memory circuit 3. Output

преобразовател  6 подсоединен к счетномуconverter 6 is connected to counting

входу счетчика 4, выход которого подсоединен к счетному входу регистра 5. Один выход схемы пам ти 3 подключен к управл ющему входу регистра 5, а каждый остальной - к управл ющему входу счетчика 4 и к одному входу установки регистра 5, что обеспечивает запись значени  функции, соответствующего начальной точке определенного линейного участка аппроксимации.the input of counter 4, the output of which is connected to the counting input of register 5. One output of the memory circuit 3 is connected to the control input of register 5, and the rest to the control input of counter 4 and to one input of the register setting 5, which records the value of corresponding to the starting point of a certain linear region of the approximation.

Функциональное преобразование числовой величины N, представленной кодом, сводитс  к преобразованию кодов в последовательность импульсов, делению последних на величину , обратную угловому коэффициенту /-ГО линейного участка аппроксимации и к суммированию результатов делени  и значени  функции в начальной точке ломанной кривой F(Nх„ ). Преобразование заканчиваетс  в момент равенства числа импульсов носледовательности значению нреобразуемого кода.The functional conversion of the numerical value N represented by the code is reduced to converting the codes into a sequence of pulses, dividing the latter by a value inverse to the angular coefficient / -H of the linear approximation segment and summing the results of the division and the value of the function at the starting point of the broken F (Nx) curve. The transformation ends when the number of pulses of the succession is equal to the value of the code to be converted.

Преобразователь работает следующим образом .The Converter operates as follows.

После установки схемы в исходное состо ние и записи кода входного числа Л/ в приемный регистр / производитс  определение линейного участка аппроксимации схемой декодировани  2, запись значени  F(Nxj) в регистре 5 и установка коэффициента делени , соответствующего данному линейному участку , в счетчике 4 с номощью схемы пам ти 3. По сигналу с отдельного выхода схемы пам ти 3 регистр 5 включаетс  в режим суммировани . Подачей нускового импульса на единичный вход триггера унравлени  9 устанавливают носледний в пропускное дл  вентил  8 состо ние, и импульсы с выхода генератора импульсов 7 начинают поступать одновременно на счетные входы счетчика 4 и делител  частоты 10.After setting the circuit to the initial state and writing the input number L / to the receiving register /, the linear portion of the approximation is determined by decoding circuit 2, the value of F (Nxj) is recorded in register 5 and the division factor corresponding to this linear portion is set in the counter 4 s By the memory circuit 3. By the signal from the separate output of the memory circuit 3, the register 5 is switched to the summation mode. By supplying a start-up pulse to a single input of the triggering equilibrium 9, the next-lasting state is set to the state throughput for the valve 8, and the pulses from the output of the pulse generator 7 begin to flow simultaneously to the counting inputs of counter 4 and frequency divider 10.

С выхода счетчика 4 импульсы ноступают из счетный вход регистра 5, где суммируютс  с записати ым значением F(Nxf). Процесс суммировани  прекращаетс , как только содержимое счетчика 11 станет равным содержимому младших разр дов регистра 1, подсоединенных к выходам схемы совпадени  12.From the output of counter 4, the pulses come from the counting input of register 5, where they are added to the recorded value F (Nxf). The summation process is terminated as soon as the contents of counter 11 become equal to the contents of the lower bits of register 1 connected to the outputs of the coincidence circuit 12.

При этом сигналом с выхода схемы совпадени  12 триггер управлени  9 устанавливаетс  в непропускное дл  вентил  8 состо ние. Значение функции F{Nx) снимаетс  с регистра 5.In this case, the signal from the output of the coincidence circuit 12 of the control trigger 9 is set to a state not allowed to the valve 8. The value of the function F (Nx) is removed from register 5.

При функциональном преобразовании в соответствии с знакопеременными функци ми схема пам ти должна обеспечивать запоминание знака функции и коммутацию триггера знака выходного регистра.In the functional transformation in accordance with the alternating functions, the memory circuit must ensure the memorization of the sign of the function and the switching of the trigger of the sign of the output register.

,-,и,-,and

Предмет изобретени Subject invention

Функциональный преобразователь, содержащий приемный регистр, старщие разр ди которого подключены к входным щинам схемыFunction transducer containing a receive register, the high-order bits of which are connected to the input circuits of the circuit

декодировани  с присоединенной к ее выходу схемой пам ти, делительный счетчик, соединенный унравл ющими входами с выходами схемы нам ти, которые подключены к управл ющему и установочным входам реверсивнего регистра, и преобразователь параллельного кода в последовательность импульсов, отличающийс  тем, что, с целью повышени  быстродействи , в нем входные шины нреобразовател  параллельного кода в последовательность имнульсов присоединены к младшнм разр дам приемного регистра, а его выход подключен к счетному входу делительного счетчика, выход которого соединен со счетным входом реверсивного регистра.decoding with a memory circuit attached to its output, a split counter, connected by control inputs to the outputs of the us circuit, which are connected to the control and installation inputs of the reversing register, and a parallel code to pulse converter, characterized in that speed, in it the input buses of the parallel code converter in the sequence of pulses are connected to the younger bits of the receiving register, and its output is connected to the counting input of the separator with etchika whose output is connected to the counting input of register reversible.