SU269990A1 - PULSE CORRECTOR - Google Patents
PULSE CORRECTORInfo
- Publication number
- SU269990A1 SU269990A1 SU1177905A SU1177905A SU269990A1 SU 269990 A1 SU269990 A1 SU 269990A1 SU 1177905 A SU1177905 A SU 1177905A SU 1177905 A SU1177905 A SU 1177905A SU 269990 A1 SU269990 A1 SU 269990A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- pulses
- trigger
- output
- signal
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000007787 solid Substances 0.000 description 3
- 239000000839 emulsion Substances 0.000 description 2
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 1
- 235000015450 Tilia cordata Nutrition 0.000 description 1
- 240000006909 Tilia x europaea Species 0.000 description 1
- 235000011941 Tilia x europaea Nutrition 0.000 description 1
- 230000000875 corresponding Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Description
Изобретение относитс к технике телефонной св зи, в частности к электронным схемам с непосредственными св з ми, выполненными на триггерах и схемах совпадени , работающих встыке с контактными устройствами квазиэлектронных автоматических телефоиных станций. При миогократном замыкании и размыкании контактов по вл етс дребезг, в результате чего нроисходит расщепление выходного сигнала. В квазиэлектронных станци х электронные блоки, выполненные на твердых или пленочных схемах, размещены в неносредственной близости от электромагнитных устройств , от жгута, в котором имеютс соединительные провода электромагнитных устройств с мощными токовыми имиульсамн, поскольку габариты таких станций малы. Вес это приводит к по влению помех и вли ний на рабочие сигналы, а поэтому требуетс коррекци рабочих импульсов и защита их от иомех.The invention relates to a telephone communication technique, in particular to electronic circuits with direct connections, executed on triggers and coincidence circuits, operating in contact with contact devices of quasi-electronic automatic telephone stations. When the contacts are short-circuited and opened, there is a bounce, resulting in splitting of the output signal. In quasi-electronic stations, electronic units made on solid or film circuits are placed in the immediate vicinity of electromagnetic devices, from a harness in which there are connecting wires of electromagnetic devices with high-power current emulsions, since the dimensions of such stations are small. This weight leads to the appearance of interference and effects on working signals, and therefore, correction of working impulses and their protection against home cages is required.
Известны корректоры импульсов, выполненные на транзисторах и интегрирующей цеии. Известиы также устройства защиты от помех, представл ющие собой, как правило, интегрирующие цепи RC, в отдельных случа х в сочетании с. определител ми переднего либо заднего фронта рабочего имиульса. Однако эти корректоры и устройства не могут быть нрнмеиены в электронных схемах с непосредственными св з ми, выполненных на твердых илиKnown pulse correctors made on transistors and an integrating circuit. Limes are also anti-interference devices, which are, as a rule, integrating RC circuits, in some cases in conjunction with. determinants of the front or rear edge of the working emulsion. However, these correctors and devices cannot be installed in electronic circuits with direct connections, made on solid or
пленочных схемах, так как в микроминиатюрном исполиении иитегрирующа цепь не дает необходимой посто иной времени, а коррекци рабочего импульса может быть осуществлена только по переднему либо заднему фронту . Кроме того, использование навесных элементов нарушает единство схемных и конструктивных решений, что усложн ет конструкцню , производство и эксплуатацию, аfilm circuits, since in the microminiature version and the integrating circuit does not give the necessary constant time, and the correction of the working impulse can be carried out only along the leading or trailing edge. In addition, the use of mounted elements violates the unity of schematic and design solutions, which complicates the design, production and operation, and
также уменьшает надежность прииципиальных схем.also reduces the reliability of the principle schemes.
Цель изобретенн заключаетс в коррекции рабочего импульса одновременно по передиед у и заднему фронтам, в защите от элгктромагнитных вли ннй и от станцнониых н линейных помех, в обеспечении единства схемиых и конструктивных решеннй квазиэлектроиной АТС, выполненной на электронных схемах с непосредственными св з ми, и одновременном повыщенни надежности работы принциппальных схем.The purpose of the invention is to correct the working impulse simultaneously on the front and rear edges, to protect against electromagnetic influences and from stationary and linear interference, to ensure the unity of the circuit and design solutions of the quasi-electron ATC, which is performed simultaneously with electronic circuits with direct connections, and simultaneously Increase the reliability of the operation of principle circuits.
В предлагаемом корректоре ннтегрирующие пени заменен1 1 схемами задержки, выпо.лненпымп на логпческих элементах, а св зь вIn the proposed corrector, the integrating fines are replaced by 1 1 delay circuits that output lnenpimp on logpical elements, and the connection in
этих cxeNrax выходной величины с в.ходной осуществл етс через функцию времени.These cxeNrax output values with c. input is performed through a function of time.
Сущность предлагаемого корректора импульсов , выиолнепиого ио схеме с непосредственными св з ми на трех триггерах н двух пульс поступает на входы первого и второго триггеров в противофазе, на вторые входы которых подаютс тактовые импульсы от первой шпны генератора. Соответствующие выходы первого п второго триггеров соединены со входами первой и второй схем совпадени , на вторые входы которых подаютс тактовые импульсы , сдвинутые во времени по отношению к тактовым импзльсам первой шины генератора , а выходы схем совпадени соединены со входами выходного триггера. На фиг. 1 дана схема устройства описываемого корректора; на фиг. 2 - диаграммы сигналов , возникающих при работе корректора. Корректор имеет два входных триггера / и 2 и один выходной триггер 3 в твердо-схемном исполнении. На управл ющие входы триггеров / и .2 подаютс рабочие импульсы в противофазе , а на вторые входы - тактовые импульсы (см. фиг. I). Изображенные на фиг. 2 диаграммы обозначают соответственно: а - сигнал на входе корректора; б- тактовые импульсы на первой щине б генератора; в - тактовые импульсы на второй ш,ине в тактового генератора; г - сигнал на выходе схемы 5 совпадени ; д-сигнал на выходе схемы 4 совпадени , Т - сигнал на выходе триггера /, Т - сигнал на выходе триггера 2, Т -сигнал на выходе триггера 3. С выхода твердых схем триггеров / и 2, на входы которых подаютс тактовые импульсы, сигнал поступает на входы схем 4 w 5 совпадени , на вторые входы которых подаютс тактовые импульсы, сдвипутые во времени по ,,, rtt iiijj J U1V, ди времени по отношению к импульсам шины б. Инвертор 6 отнощению к импульсам шины б. Инвертор 6 в шине в тактового генератора нредназначен в шине и т :..о.„ .„, дл перемены фазы тактовых импульсов в случае , когда по шинам б н в эти импульсы ио ......л.,,, „ „ о .у,п импульсы носунают в одной фазе. Инвертор 7 мен ет фа . -. --:вертор 7 мен ет фа3V вхп нпгп лг.г„.,„„ „„„. зу входного сигнала, попадающего на управл ющий вход триггера 1. Сигнал с выходов схем 4 и 5 подае1с на входы триггера 3, сигнал которого может быть сн т с обеих нлеч. На вход (а) поступают рабочие импульсы с дребезгом, пологими фронтами и помехами, а па входы (б) и (в) - И1мпульсы такгового генератора. Откорректированные импульсы снимаютс с-г- ... с другого плеча триггера 5. Если прин ть за О п 1 соответственно низкий и высокий уровни напр жени , при поступлении на вход (а) потенциала 1 на выходе триггера / и 2 и схем 4 и 5 совпадени устанавливаетс сигнал, показанный соответственно на диаграммах 7i, Г2, гид. Выходной триггер 3 занимает такое положение, что па его гер о аанимас icin.uc иили/1,11лч,, -г im ,,, т гк тоглгт- С1 П ТТ выходе Гз будет потенциал 1, а на другом При изменении на входе (а) сигнала 1 на нал О триггеры /-3 устанавливаютс в противоположное состо ние (диаграммы Гь Г2 и Гз). Переключение триггера .3 из одного состо ни в другое нроисходпт с задержкой но отношению к входному сигналу. Минимальное врем задержки - t коррекции - входных импульсов дл рассмотренного случа (симметричное разнесение тактовых импульсов) равно 1/2 Т тактовых импульсов. Предлагаемый корректор защищает от случайных помех, длительность которых меньше V-2 а врем нарастани и сиада рабочих импульсов может продолжатьс от О до V2 Т тактовых импульсов. Предмет изобретени 1. Корректор импульсов дл квазиэлектронных автоматических телефонных станций, выполненный на триггерах и схемах совпадени непосредственными св з ми, отличающийс -,г, .--пачами ПТЛичаЮШийСЯ м, что, с целью коррекции переднего и задто фронтов имнульсов с защитой их от нонего фронтов имнульсов ...-- напр жение рабочего имнульса подано через инвертор на вход одного входного триггера , а на вход другого подано напр жение источника тактовых импульсов. 2 Корректор по п. 1, оглычшом иис тем, что один и другой входы схем совпадени запаралелепы п подключены через инвертор к исочнику напр жени тактовых импульсов, а ругие их входы соединены соответственно указанных входных триггеров. выходами yiThe essence of the proposed pulse corrector, a vyolnepovogo scheme with direct connections on three triggers and two pulses is fed to the inputs of the first and second triggers in antiphase, the second inputs of which are supplied with clock pulses from the first generator generator. The corresponding outputs of the first p of the second flip-flops are connected to the inputs of the first and second matching circuits, the second inputs of which are supplied with clock pulses shifted in time with respect to the clock pulses of the first generator bus, and the outputs of the matching circuits are connected to the inputs of the output trigger. FIG. 1 is a diagram of the device described corrector; in fig. 2 - diagrams of signals arising from the operation of the corrector. The corrector has two input trigger / and 2 and one output trigger 3 in the solid-circuit design. The control inputs of the flip-flops / and .2 are supplied with working pulses in antiphase, and the second inputs - clock pulses (see Fig. I). Depicted in FIG. 2 diagrams indicate respectively: a - signal at the input of the corrector; b - clock pulses on the first line b of the generator; в - clock pulses on the second w, not in the clock generator; g is the output signal of coincidence circuit 5; d is the signal at the output of circuit 4, T is the signal at the output of the trigger I, T is the signal at the output of trigger 2, T is the signal at the output of trigger 3. From the output of the solid schemes of the trigger I and 2, the inputs of which are clocked, the signal arrives at the inputs of the 4 w 5 coincidence circuit, to the second inputs of which clock pulses are shifted in time by ,,, rtt iiijj U1V, di time with respect to the bus pulses b. Inverter 6 to bus pulses b. Inverter 6 in the bus in the clock generator is designed in the bus and t: .. o. „.„, To change the phase of the clock pulses when the bus bn in these pulses io ...... l. ,,, „ “O.u, n impulses nasunayut in one phase. Inverter 7 changes fa. -. -: the vert 7 changes the fa3V VHP NPGP lg.G., „„ „„ „„. The input signal is fed to the control input of the trigger 1. The signal from the outputs of circuits 4 and 5 is fed to the inputs of trigger 3, the signal of which can be removed from both terminals. At the input (a), working pulses with bounce, flat fronts and noise come in, and PA inputs (b) and (c) - I1 pulses of the same generator. The corrected pulses are taken from c-d- ... from the other arm of the trigger 5. If we take for low p 1, respectively, low and high voltage levels, when potential (1) at the output 1 of the trigger output / and 2 and circuits 4 and 5, a signal is set, shown respectively in diagrams 7i, T2, guide. Output trigger 3 occupies such a position that na his hero is about ainomas icin.uc and / 1.11lch ,, -im ,,, t tkk toglgt-C1 P TT TT output Gz will be potential 1, and on the other When changing at the input ( a) signal 1 on the signal O triggers / -3 are set in the opposite state (diagrams Гь Г2 и Гз). Switching the trigger .3 from one state to another, but with a delay with respect to the input signal. The minimum delay time - t correction - input pulses for the considered case (symmetric clock pulse spacing) is 1/2 T clock pulses. The proposed equalizer protects against accidental noise, the duration of which is less than V-2 and the rise time and siad of operating impulses can last from 0 to V2 T clock pulses. The subject matter of the invention is 1. Pulse corrector for quasi-electronic automatic telephone exchanges, performed on triggers and coincidence circuits with direct connections, which differs -, r, .-- by the packets of PTLIs, that, in order to correct the front and backward fronts of impulses with protection from them fronts of pulses ...-- the voltage of the working puls is fed through an inverter to the input of one input trigger, and to the input of another is supplied the voltage of the source of clock pulses. 2 Corrector according to claim 1, with a token and the fact that one and the other inputs of the matching circuits are connected through an inverter to the voltage source of the clock pulses, and their other inputs are connected respectively to the specified input triggers. yi outs
Толтовые импуалсыToltovy imperials
°foSovi/e° foSovi / e
8i f/Mnt trf8i f / Mnt trf
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US749851A US3601709A (en) | 1967-08-09 | 1968-08-02 | A pulse train regeneration system |
GB37237/68A GB1239819A (en) | 1967-08-09 | 1968-08-05 | Improvements in and relating to pulse processing arrangements |
BE719106D BE719106A (en) | 1967-08-09 | 1968-08-06 | |
FR1574643D FR1574643A (en) | 1967-08-09 | 1968-08-07 | |
NL6811232A NL6811232A (en) | 1967-08-09 | 1968-08-07 | |
DE19681762711 DE1762711A1 (en) | 1967-08-09 | 1968-08-08 | DC pulse equalizer for telecommunications equipment |
SE10712/68A SE333005B (en) | 1967-08-09 | 1968-08-08 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU269990A1 true SU269990A1 (en) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2021258751A1 (en) | Phase self-correction circuit | |
CN101546995A (en) | Signal processing device | |
SU269990A1 (en) | PULSE CORRECTOR | |
US20230006675A1 (en) | Low-jitter digital isolator circuit and digital isolator including the same | |
JPS62503132A (en) | Time-related error detection device and method | |
US3751671A (en) | Opto-electronic relay | |
JP5006699B2 (en) | Semiconductor device | |
JP4159129B2 (en) | Circuit device for output signal generation | |
US20220255552A1 (en) | Frequency locked loop circuit, switching circuit and switching method | |
US4047055A (en) | Line control unit for teleprinters | |
CN110224805B (en) | Apparatus and method for data reception | |
US8395457B2 (en) | Pulse width modulation signal generator and method | |
US10382038B2 (en) | System and method of acceleration of slow signal propagation paths in a logic circuit | |
KR102025013B1 (en) | System and method of compensating duty cycles of clock and clock bar using control code | |
KR100986824B1 (en) | Flip-flop circuit for nanometer process | |
US20200287579A1 (en) | Ringing suppression circuit | |
CN111049504A (en) | Pulse generating circuit | |
CN105573188A (en) | Anti-jammer of comprehensive single-chip microcomputer control system | |
SU1555869A1 (en) | System for transmission and reception of discrete information | |
Koh et al. | On-die common mode noise reduction solution for high speed differential IO | |
CN110932719B (en) | Clock signal switching method of switching power supply | |
CN117978151B (en) | Burr protection circuit and pre-driving chip | |
KR0175026B1 (en) | Clock skew canceller | |
SU1096652A1 (en) | Device for functional checking of digital logic elements | |
SU1439734A2 (en) | Counter checking device |