SU234478A1 - Двоичный частотный различитель - Google Patents
Двоичный частотный различительInfo
- Publication number
- SU234478A1 SU234478A1 SU1151003A SU1151003A SU234478A1 SU 234478 A1 SU234478 A1 SU 234478A1 SU 1151003 A SU1151003 A SU 1151003A SU 1151003 A SU1151003 A SU 1151003A SU 234478 A1 SU234478 A1 SU 234478A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- selector
- input
- binary frequency
- trigger
- Prior art date
Links
- 230000000903 blocking Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Description
Известен двоичный частотный различитель (ДЧР), содержащий формирователь импульсов , временной селектор и каскад антисовпадений . Предложенный различитель отличаетс тем, что на выходе его включен триггер, ко входам которого подсоединены соответственно выходы 1саскада антисовпадений и вре.менного селектора . Между вы.ходом временного еелектора и свободным входом каскада антисовпадений включена интегрирующа RC-цепочка. Это позвол ет повысить быстродействие различител и надежность различеии . На чертеже приведена блок-схема иредложепного различител . Различитель содержит формирователь /, еелектор 2 импульсов максимальной длительности , интегрирующую цепочку 3, схему 4 антпсовнадений «И, триггер 5. Колебани , частота которых должна быть оценена, поступают на вход 6 формировател J. При каждом пересечении входными колебаии ми нулевого уровн формирователь дает ка своем выходе короткий импульс спределенпой нол рноети. Импульсы с выхода фор.мирозател подаютс в два блока: в схему 4 и в селектор 2. (в точке 9). Селектор работает так, что на его выходе напр жение по вл етс только тогда, когда длительность .интервала между .шшульсами на выходе формировател больще определенной пороговой величины, а каждый имч пульс, нодаваемый на вход хронирующего устройства , возвращает его в исходное состо ние (с нулевым выходным напр жением). Такими свойствами, например, обладает поеледовательное соедине}1ие интегратора е пороговым устройством. Вследствие подключени выхода еелектора 2 ко второму входу схемы 4 через интегрирующую цепочку, котора зат гивает задний фронт илшульса, по вл ющегос на выходе еелектора , и тем самым обеспечивает надежное блокирование ехемы «II в момент прихода импульса от формировател , по вление импульсов в точках 10 п 9 схемы будет взаимоисключающим . Это приводит к тому, что на выходе еелектора (точка 10 .импульсы не по вл ютс , если рассто ние между им.пульеамн па выходе формировател меньще какого-то порогового значени . Поэтому схема «И будет разблокирована и импульсы из точки 7 придут в точку 8.
Импульсы, а при помош,н интегрирующей цепочки осуществл етс падежное блокирование схемы «И дл каждого импульса, который пришел позднее иорогового интервала.
Поэтому, если подключить триггер одним входом к выходу селектора, а другим - к выходу схемы «И, то триггер будет находитьс в состо нии либо «О, либо «1 в зависимости от того, больше или меньше иорогового значени рассто ние между импульсами формировател . Так как это рассто ние однозначно св зано с частотой входных колебаний, то-переход триггера из состо ни «О в состо ние «1 или обратно свидетельствует о смене частоты колебаний на входе ДЧР.
Предмет изобретени
Двоичный частотный различитель, содержащий формирователь шшульсов, временной селектор и каскад аитисовпадений, один вход которого подключен к выходу формировател , отличающийс тем, что, с целью повышени быстродействи к надежности различени , на выходе его включен триггер, ко входам которого подсоединены соответственно выходы каскада антисовпадений и временного селектора , причем между выходом временного селектора и свободным входом каскада антисовиадений включена интегрирующа RC-цепочка .
.
Publications (1)
Publication Number | Publication Date |
---|---|
SU234478A1 true SU234478A1 (ru) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2621884B2 (ja) | 通信方法及び符号化装置 | |
SU234478A1 (ru) | Двоичный частотный различитель | |
US5627828A (en) | Method and circuit for detecting data collisions in communication network | |
EP0356487A1 (en) | Data bit detector for fiber optic system | |
JPS6311870A (ja) | 周波数が変化するパルスの衝撃係数測定装置 | |
RU2044406C1 (ru) | Селектор импульсов заданной длительности | |
SU1050125A2 (ru) | Устройство дл приема биимпульсного сигнала | |
SU1190505A1 (ru) | Адаптивный селектор импульсов по длительности | |
SU1444955A1 (ru) | Устройство дл приема информации | |
US4706033A (en) | Data recovery and clock circuit for use in data test equipment | |
SU974600A2 (ru) | Цифровой частотный детектор | |
SU356770A1 (ru) | Селектор импульсов по длительности | |
SU817717A1 (ru) | Устройство дл контрол после-дОВАТЕльНОСТи иМпульСОВ | |
SU1700758A2 (ru) | Устройство дл защиты от импульсных помех | |
SU1389008A2 (ru) | Устройство дл приема ьиимпульсного сигнала | |
SU1187253A1 (ru) | Устройство для временной привязки импульсов | |
CA1079368A (en) | Tone detection synchronizer | |
SU1091162A2 (ru) | Блок приоритета | |
SU384191A1 (ru) | Способ выполнения мажоритарных и пороговых логических операций | |
SU1019645A1 (ru) | Приемник биимпульсного сигнала | |
SU640627A1 (ru) | Кодирующее устройство | |
SU1262501A1 (ru) | Сигнатурный анализатор | |
SU1529445A1 (ru) | Счетное устройство | |
SU1200426A1 (ru) | Преобразователь биимпульсного двоичного сигнала в бинарный сигнал | |
SU1015405A1 (ru) | Устройство дл классификации сигналов |