SU1758606A1 - Устройство дл контрол соединений в электрическом монтаже - Google Patents
Устройство дл контрол соединений в электрическом монтаже Download PDFInfo
- Publication number
- SU1758606A1 SU1758606A1 SU904861933A SU4861933A SU1758606A1 SU 1758606 A1 SU1758606 A1 SU 1758606A1 SU 904861933 A SU904861933 A SU 904861933A SU 4861933 A SU4861933 A SU 4861933A SU 1758606 A1 SU1758606 A1 SU 1758606A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- control
- polling
- switch
- Prior art date
Links
Landscapes
- Selective Calling Equipment (AREA)
Abstract
Использование: изобретение относитс к контрольно-измерительной технике и может быть использовано дл контрол монтажных соединений при производстве электронной и электротехнической аппаратуры. Сущность изобретени : устройство содержит п клемм дл подключени объекта контрол (1,1-1.п), активизирующий и опрашивающий коммутаторы (2, 3), клемму (4) Общий вывод, источник тестирующего напр жени (5), резистор (6) , анализатор 7, активизирующий счетчик (8), блок пам ти (9), опрашивающий счетчик (10), блок управлени (11), 1 регистр адреса
Description
Изобретение относитс к области контрольно-измерительной техники и может быть использовано дл контрол монтажных соединений при производстве электронной и электротехнической аппаратуры.
Известны устройства дл контрол электрических соединений, содержащие два коммутатора, два счетчика, источник тестового напр жени , анализатор , пам ть, элемент ИЛИ, регистр .
Общими признаками известных и предлагаемого устройства вл ютс :
активизирующий коммутатор;
опрашивающий коммутатор;
активизирующий счетчик;
опрашивающий счетчик;
источник тестирующего напр жени J
анализатор,
пам ть1,
элемент ИЛИ.1
регистр.
Недостатком известных устройств вл етс низкое быстродействие, обусловленное избыточностью выполн емых операций, так как происходит контроль св зей точек объекта контрол
-s|
ел
00
§
о
по принципу кажда с каждой независимо от ранее вы вленной принадлежности точки к какой-либо цепи. К недостаткам известных устройств следует отнести и сложность обработки информации при работе устройства в режиме автопрограммировани .
Наиболее близким к за вл емому объекту вл етс устройство дл контрол соединений в электрическом монтаже , содержащее п клемм дл подключени объекта контрол , где п - число элементов объекта контрол , активизирующий и опрашивающий коммутаторы , активизирующий и опрашивающий счетчики, источник тестирующего напр жени , резистор, анализатор, блок пам ти, клемму Общий вывод, блок управлени , при этом кажда из п клемм дл подключени объекта контрол соединена с соответствующими выходами активизирующего и опрашивающего коммутаторов, информационный вход опрашивающего коммутатора подключен к клемме Общий вывод и второму выводу источника тестирующего напр жени , первый вывод которого, через резистор подключен к информационным входам анализатора и активизирующего коммутатора, управл ющий вход которого соединен с выходом активизирующего счетчика и информационным входом блока пам ти, первый управл ющий вход опрашивающего коммутатора соединен с выходом опрашивающего счетчика, выход анализатора соединен с первым управл ющим входом блока пам ти.
Общими признаками прототипа и за вл емого объекта вл ютс :
п клемм дл подключени объекта контрол ,
активизирующий коммутатор;
опрашивающий коммутатор;
клемма Общий вывод,1
активизирующий счетчик ,
опрашивающий счетчик;
блок пам ти;
анализатор;
источник тестирующего напр жени ,
резистор,
блок управлени .
Недостатком прототипа вл етс ограниченное быстродействие, обусловленное тем, что после вы влени св зи не производитс анализ на окончание цепи, вследствие чего выполн ютс лишние опросы точек, в ча10
15
20
25
58606
стности, большие излишние временные затраты формируютс при исследовании обособленных точек объекта контрол .
Так как врем контрол монтажа при производстве электронной и электротехнической аппаратуры вл етс одним из основных технологических параметров , то создание быстродействующих устройств дл контрол соединений в электрическом монтаже вл етс на сегодн шний день актуальной задачей.
Целью изобретени вл етс сокращение времени контрол ,
Поставленна цель достигаетс тем, что в устройство дл контрол соединений в электрическом монтаже, содержащее п клемм дл подключени объекта контрол , где п - число элементов объекта контрол , активизирующий и опрашивающий коммутаторы, активизирующий и опрашивающий счетчики, источник тестирующего напр жени , резистор анализатор, блок пам ти, . клемму Общий вывод, блок управлени , при этом кажда из п клемм дл подключени объекта контрол соединена с соответствующими выходаг ми активизирующего и опрашивающего коммутаторов, информационный вход опрашивающего коммутатора подключен к клемме Общий вывод и второму выводу источника тестирующего напр жени , первый вывод которого через резистор подключен к информационным входам анализатора и активизирующего коммутатора, управл ющий вход которого соединен с выходом активизирующего счетчика и информационным входом блока пам ти, первый управл ющий вход опрашивающего коммутатора соединен с выходом опрашивающего счетчика, выход анализатора.соединен с первым управл ющим входом блока пам ти, введены первый, второй и третий элементы ИЛИ, дешифратор команд , регистр адреса, при этом вы- ход опрашивающего счетчика соединен с адресным входом блока пам ти, второй управл ющий вход которого подключен к выходу первого элемента ИЛИ, а выход к информационному входу блока управлени , информационный выход которого соединен с информационными входами регистра адреса, активизирующего и опрашивающего счетчиков , выход анализатора подключен к управл ющему входу блока управле30
35
40
45
50
55
5
ни , управл ющий выход которого подключен к управл ющему входу регистр адреса, выход которого подключен к входу дешифратора команд, первый выход которого соединен с первым входом второго элемента ИЛИ, второй выход с вторым входом второго элемента ИЛИ и управл ющим входом активизирующего счетчика., третий выход с первым входом первого элемента ИЛ и первым входом третьего элемента ИЛИ, четвертый выход со вторыми входами первого и третьего элементов ИЛИ, п тый выход с третьим входом первого элемента ИЛИ, щестой выход с вторым управл ющим вхолом опрашивающего коммутатора, седьмой выход с третьим управл ющим входом опрашивающего коммутатора и сбрасывающими входами активизирующего и опрашивающего счетчиков, выход второго элемента ИЛИ соединен с управл ющим входом опрашивающего счетчика, выход третьего элемента ИЛИ соединен со счетным входом опрашивающего счетчика, при этом опрашивающий коммутатор содержит дешифратор с п выходами , п триггеров, п диодов, п ключей, при этом первым управл ющим входом опрашивающего коммутатора вл етс первый вход дешифратора, выходы которого соединены с первыми входами соответствующих триггеров и анодами соответствующих диодов, третьим управл ющим входом опрашивающего коммутатора вл ютс соединенные между собой вторые входы триггеров , вторым управл ющим входом опрашивающего коммутатора вл ютс соединенные между собой управл ющие входы триггеров и дешифратора, выходы триггеров соединены с катодами соответствующих диодов и управл ющими входами соответствующих ключей, информационные входы ключей соединены с информационным входом опрашивающего коммутатора, а выходы ключей вл ютс соответствующими выходами опрашивающего коммутатора,
Введение регистра адреса, дешифратора команд, первого, второго и третьего элементов ИЛИ в вышеуказанных св з х с остальными элементами устройства обеспечивает смену активизируемых точек немедленно после обнаружени обособленных точек, либо конца цепи, что ведет к сокращению времени контрол . Использова586066
ние в составе опрашивающего коммутатора дешифратора, п триггеров, п диодов, п ключей в предложенных св - 5 з х обеспечивает оперативное обнаружение обособленных точек и окончаний цепей, что ведет к значительному сокращению времени контрол .
Сопоставительный анализ с прото- Ю типом показывал, что за вл емое техническое решение отличаетс от известного наличием регистра адреса , дешифратора, элементов ИЛИ и их св з ми с остальными элементами уст- 15 роиства.
Таким образом, за вл емое устройство соответствует критерию изобретени Новизна.
Дл доказательства соответстви 20 за вл емого объекта критерию существенные отличи был проанализирован р д технических решений. Анализ показал, что регистры, дешифраторы, элементы ИЛИ, триггера, ключи, диоды, 25 и их свойства широко известны,
однако их введение в за вл емый объект в указанных св з х между собой и с остальными элементами предлагаемого устройства в аналогичных тех- 30 нических решени х отсутствует, Это позвол ет сделать вывод о соответствии за вл емого объекта критерию Существенные отличи .
Сущность за вл емого технического j5 решени по сн етс чертежами, где на фиг.1 приведена функциональна схема устройства дл контрол соединений в электрическом монтаже, на фиг.2 - функциональна схема опрашивающего 40 коммутатора, на фиг.З - алгоритм
работы устройства дл контрол соединений в электрическом монтаже в режиме автопрограммировани , на.фиг.4 - алгоритм работы устройства дл конт- 5 рол соединений в электрическом монтаже в режиме годен-брак.
Устройство дл контрол соединений в электрическом монтаже (фиг,1) содержит п клемм 1.1, .,,,1.п дл 0 подключени объекта контрол , соединенных с соответствующими выходами активизирующего 2 и опрашивающего 3 коммутаторов. Информационный вход опрашивающего 3 коммутатора 5 соединен с клеммой k Общий вывод и вторым выводом источника 5 тестирующего напр жени , первый вывод которого через резистор 6 подключен к информационным входам анализатора
7 и активизирующего коммутатора 2. Управл ющий вход активизирующего коммутатора 2 соединен с выходом активизирующего счетчика 8 и информационным входом блока 9 пам ти. Первый управл ющий вход опрашивающего коммутатора 3 соединен с выходом опрашивающего счетчика 10 и адресным входом блока 9 пам ти. Выход анализатора 7 подключен к первому управл ющему входу блока 9 пам ти и управл ющему входу блока 11 управлени . Информационный вход блока 11 управлени подключен к выходу блока
9пам ти. Информационный выход блока 11 управлени соединен с информационными входами регистра 12 адреса активизирующего 8 и опрашивающего
10счетчиков. Управл ющий выход блока 11 управлени подключен к управлющему входу регистра 12 адреса, выход которого соединен с входом дешифратора 13 команд. Второй управл ющий вход блока 9 пам ти соединен
с выходом первого элемента ИЛИ 1. Выход второго элемента ИЛИ 15 соединен с управл ющим входом опрашивающего счетчика 10, выход третьего элемента ИЛИ 16 - со счетным входом опрашивающего счетчика 10. Первый выход дешифратора 13 команд соединен с первым входом второго элемент ИЛИ 15, второй выход - с управл ющи входом активизирующего 8 счетчика и вторым входом второго элемента ИЛИ 15 третий выход - с первым входом первого элемента ИЛИ 1 и первым входом третьего элемента ИЛИ 16, четвертый выход - с вторыми входами первого Т и третьего 16 элементов ИЛИ, п тый выход - с третьим входом первого элемента ИЛИ 1, шестой выход - с оторым управл ющим входом опрашивающего коммутатора 3, седьмой выход - с третьим управл ющим входом опрашивающего коммутатора 3 и сбрасывающими входами активизирующего 8 и опрашивающего 10 счетчиков,
Опрашивающий коммутатор 3 (фиг.2) содержит дешифратор 17 с п выходами , первый вход которого вл етс первым управл ющим входом опрашивающего коммутатора 3. В состав опрашивающего коммутатора 3 вход т также ключи 18.1,,..,18.п, триггера 19.1,...,19.п. диоды 20.1,...,20.п, при этом выходы дешифратора 17 соединены с первыми входами соответствующих триггеров 19 и анодами соответствующих диодов 20. Вторые входы триггеров 19 соединены с третьим управл ющим входом опрашивающего коммутатора 3- Второй управл ющий вход опрашивающего коммутатора 3 соединен с управл ющими входами
триггеров 19 и дешифратора 17. Выходы триггеров 19 соединены с катодами соответствующих диодов 20 и управл ющими входами соответствующих ключей 18, информационные входы
которых соединены с информационным входом опрашивающего коммутатора 3. Выходы ключей 18 подключены к соответствующим выходам опрашивающего коммутатора 3.
0 Активизирующий коммутатор 2 может быть реализован, например, на мультиплексорах 561КП1} активизирующий 8 и опрашивающий 10 счетчики могут быть реализованы на счетчиках 155ИЕ7,
5 блок 9 пам ти может быть реализован на микросхемах серии 537, в качестве элементов ИЛИ И, 15, 16 могут использоватьс микросхемы 155ЛЛ1, дешифратор 13 команд и дешифратор 17
0 могут реализоватьс на микросхемах 561КП1 или 561ИД1, в качестве регистра 12-адреса может использоватьс регистр 155ИР1 , в качестве блока. 11 управлени может использоватьс
5 люба персональна ЭВМ, например ДВК-ЗН.. В качестве триггеров 19 могут использоватьс триггера 561ТР2, в качестве ключей 18 могут использоватьс ключи 561КТЗ. Анализа0 тор 7 может быть реализован, например, на микросхеме 1 40УД7, источник 5 тестирующего напр жени - на микросхеме .
Рассмотрим работу устройства дл
5 контрол соединений в электрическом монтаже в режиме автопрограммировани (алгоритм приведен на фиг. 3). В исходном состо нии блок 9 пам ти обнулен. Блок 11 управлени вы0 Дает по информационному выходу код начальной установки, который импульсом с управл ющего выхода блока 11 управлени записываетс в регистр 12 адреса. По этому коду дешифратор 13
5 команд формирует команду сброса, котора с седьмого выхода дешифратора 13 команд поступает на сбрасывающие входы активизирующего 8 и опрашивающего 10 счетчиков, устанавлива их в
нулевое состо ние, и на третиг управл ющий вход опрашивающего коммутатора 3, устанавлива триггера 19 в единичное состо ние. Так как на втором управл ющем входе опрашивающего коммутатора 3 сигнал разрешени отсутствует, то выходы триггеров 19 наход тс в высокоимпеданс- ном состо нии и не вли ют на сигналы , проход щие с дешифратора 17 через диоды 20 на ключи 18. Во внут ренней пам ти блока 11 управлени выделены чейки п - номер активизируемого контакта объекта контрол m - номер опрашиваемого контакта объекта контрол , 0 - количество контактов в объекте контрол . При выполнении начальной установки чейки п и m обнул ютс . После сброса содержимое чеек пит увеличиваетс на единицу (блок 3 алгоритма) и происходит сравнение содержимого
. чеек п и Q. (блок k алгоритма). При их неравенстве блок 11 управлени через регистр 12 адреса и дешифратор 13 команд формирует команду Вход (второй выход дешифратора 13 команд), по которой в активизирующий 8 и опрашивающий 10 счетчики переписываетс содержимое чейки п (единица) блока 11 управлени (блок
5алгоритма), На адресном входе блока 9 пам ти устанавливаетс код первой чейки пам ти. Блок 11 управлени через регистр 12 адреса и дешифратор 13 команд (п тый выход) формирует команду анализа активизируемой точки, по которой в блок 11 управлени переписываетс содержимое n-ой чейки блока 9 пам ти (блок
6алгоритма). Так как в исходном состо нии перва чейка блока 9 пам ти была нулевой, блок 11 управлени через регистр 12 адреса и дешифратор 13 команд (шестой выход) формирует команду включени режима общего опроса (блоки 7, 8 алгоритма). Так как в опрашивающем счетчике 10 записана единица, то сигнал с первого выхода дешифратора 17 установил триггер 19.1 в нулевое состо ние. Команд включени режима общего опроса, поступив на второй управл ющий вход опрашивающего Коммутатора 3, переведет выходы дешифратора 17 в высокоимпе- дансное состо ние и снимет запрет с выходов триггеров 19, Так как к этому моменту триггер 19.1 находитс в
10
15
0
5
0
5
0
5
0
5
нулевом, а триггера 19.2,...,19.п единичном состо нии, то откроютс ключи 18.2,.,.,18.п, Таким образом, все точки объекта контрол , кроме первой, окажутс подключенными к клемме Общий вывод и второму выводу источника 5 тестирующего напр жени . Так как в активизирующем счетчике 8 записана единица, то перва точка объекта контрол , соединенна с первым выходом активизирующего коммутатора 2, через его информационный вход подключитс к информационному входу анализатора 7 и через резистор 6 к первому выводу источника 5 тестирующего напр жени . Если в объекте контрол перва точка 1.1 св зана с какой-либо другом, то она также окажетс подключенной к клемме.Общий вывод ), а, следовательно , и на информационном входе анализатора 7 установитс низкий уровень сигнала, что вызовет по вление сигнала на выходе анализатора 7, свидетельствующего о наличии св зи в объекте контрол . Признак св зи с выхода анализатора 7, поступив на управл ющий вход блока 11 управлени , вызовет выключение режима общего опроса, содержимое чейки m блока 11 управлени увеличитс на единицу и через регистр 12 адреса и дешифратор 13 команд (третий выход) вырабатываетс сигнал Опрос (блоки 9, 11, 12, 13 алго- ритма), которым содержимое опрашивающего счетчика 10 через третий элемент ИЛИ 16 увеличиваетс на единицу, Вследствие этого по вл етс сигнал на втором выходе дешифратора 17. Этот сигнал переведет триггер 192 в нулевое состо ние и через диод 20.2 откроет ключ 18.2, подключив к клемме Общим вывод вторую точку объекта контрол 1.2. Сигнал Опрос через первый элемент ИЛИ 1 поступит на второй управл ющий вход блока 9 пам ти, разрешив его работу в режиме обмена информацией. Если в объекте контрол точки 1.1 и 1.2 св заны между собой, то на входе анализатора 7 установитс низкий уровень сигнала, а на выходе анализатора 7 вырабатываетс признак св зи, который поступает на управл ющий вход блока 11 управлени и на первый управл ющий вход блока 9 пам ти, где осущест11
вл етс запись единицы (состо ние активизирующего счетчика 8) во вторую (состо ние опрашивающего счетчика 10) чейкуt Эта запись означает св зь первой и второй точек объекта контрол . При отсутствии св зи блок 11 управлени осуществл ет сравнение чеек m и 0 (блоки 1, 15 алгоритма ) . В случае неравенства содержимого чеек m и Q, содержимое чейки т увеличиваетс на единицу и блоком 11 управлени через регистр 12 адреса и дешифратор 13 команд вырабатываетс очередна команда Опрос. При равенстве содержимого чеек m и Q увеличиваетс на единицу содержимое чейки п и вырабатываетс очередна команда Вход (блок 3 алгоритма ) , т.е. осуществл етс активизаци очередной точки объекта контрол . При поступлении признака св зи блок 11 управлени через регистр 12 адреса и дешифратор 13 команд (шестой выход) вырабатывает команду включени режима общего опроса (блоки , 16 алгоритма). В опрашивающем коммутаторе 3 к ключам 18 подключатс выходы триггеров 19 и отключатс выходы дешифратора 17. Так как к этому моменту триггера 19.1 и 19.2 обнулены, то откроютс ключи 18.3,...i18,п, т.е. будет производитьс одновременный опрос 3,...,п точек объекта контрол . Блок 11 управлени проанализирует выход анализатора 7 (блок 17 алгоритма) и, в зависимости от вида выходного сигнала анализатора 7, перейдет к опросу очередной точки объекта контрол или к активизации очередной точки объекта контрол (блоки 18, 19, 20 алгоритма). Если в объекте контрол точки 1.1 и 1.2 соединены между собой, то во вторую чейку блока 9 пам ти была записана единица. При активизации точки 1.2 объекта контрол в результате опроса второй чейки блока 9 пам ти и анализа ее содержимого блок 11 управлени без опроса других точек объекта.контрол перейдет к активизации очередной точки (блоки 6,7,3алгоритма) .При обра- (зовании в п чейке блока 9 пам ти числа, равного О, блок 11 управлени через регистр 12 адреса и дешифратор 13 команд выработает команду сброса (седьмой выход дешифратора 13 команд ) , в результате выполнени кото10
15
20
25
175860612
рой обнул етс активизирующий Ј и опрашивающий 10 счетчики, и О команд опроса пам ти (четвертый выход дешифратора 13 команд). Эти команды, поступа через третий элемент ИЛИ 16 на счетный вход опрашивающего счётчика 10, осуществл ют адресацию блока 9 пам ти, и, поступа через первый элемент ИЛИ 14 на второй управл ющий вход блока 9 пам ти, осуществл ют перепись содержимого блока 9 пам ти в блок 11 управлени , который в результате обработки введенной информации формирует таблицу соединений объекта контрол (блоки Ц, 21, 22, 23 алгоритма).
Рассмотрим работу устройства дл контрол соединений в электрическом монтаже в режиме годен-брак (алгоритм приведен на фиг,4). Этот режим предусматривает наличие в пам ти блока 11 управлени информации, соответствующей таблице соединений эталонного объекта контрол , Работа начинаетс с выполнени начальной установки в пор дке, описанном выше . После обнулени блок 11 управлени через регистр 12 адреса и дешифг ратор 13 команд (второй выход) сигналом Вход записывает в активизирующий счетчик 8 номер первой точки провер емой цепи объекта контрол , затем сигналом Выход (первый выход дешифратора 13 команд) через второй элемент ИЛИ 15 в опрашивающий счетчик 10 записываетс номер второй точки провер емой цепи объекта контрол (блоки 2, 3, 4 алгоритма ). При наличии св зи в объекте контрол между заданными точками анализатор 7 выработает признак св зи. Получив по управл ющему входу признак 11 управлени выдает в опрашивающий счетчик 10 номер следующей точки провер емой цепи (блоки 5, 8, k алгоритма). При отсутствии признака св зи блок 11 управлени зафиксирует неисправность и в зависимости от указаний оператора либо завершит работу, либо запишет в опрашивающий счетчик 10 номер следующей точки провер емой цепи (блоки 5, 6, 7, 8, 4 алгоритма ) , После опроса последней точки опрашиваемой Цепи блок 11 управлени через регистр 12 адреса и дешифратор 13 команд выдает команду включени режима общего опроса. К этом
30
35
40
45
50
55
моменту в опрашивающем коммутаторе 3 обнулены триггера 19, соответствующие точкам, опрос которых уже произведен . Таким образом, при поступлении команды общего опроса произойдет одновременный опрос всех неопрошенных точек относительно первой точки провер емой цепи (блоки 8, 9 алгоритма ). Если анализатор 7 в этом случае не выработает признака св зи, то блок 11 управлени выдаст команду активизации первой точки следующей цепи объекта контрол (блоки 10, 13, 1, 3 алгоритма). Если анализатор 7 выдаст признак св зи, что означает св зь первой цепи с какой-либ из точек, не принадлежащих этой цепи , блок 11 управлени зафиксирует факт брака контролируемого объекта и в зависимости от указаний оператора, либо завершит работу, либо перейдет к контролю следующей цепи (блоки 10, 11, 12, 13, 1, 3 алгоритма). Работ заканчиваетс после проверки последней цепи объекта контрол (блоки 1, 15 алгоритма). Локализаци неисправностей производитс выполнением режима автопрограммировани .
Таким образом, реализаци опрашивающего коммутатора 3 в предложенном виде обеспечивает возможность оперативного обнаружени обособленных точек и концов цепей в объекте контрол , что позвол ет минимизировать количество измерений, сокраща тем самым врем контрол . Введение регистра 12 адреса, дешифратора .13 команд, элементов ИЛИ И, 15, 16 в вышеуказанных св з х с остальными элементами обеспечивает возможность немедленного переключени активизируемых и опрашиваемых точек объекта контрол при обнаружении обособленных точек или концов цепей в режиме автопрограммировани . В режиме годен-брак реализаци опрашивающего коммутатора 3 в предложенном виде обеспечивает возможность выполнени контрол за минимально возможное врем ,
По сравнению с прототипом преимуществом за вл емого устройства дл контрол соединений в электрическом монтаже вл етс сокращение времени контрол , обусловленное ускоренным вы влением обособленных точек объекта контрол с последующим исключением их из дальнейшего процесса контрол
10
15
20
25
30
5
0
5
0
5
и локализацией концов цепей в объекте контрол методом параллельного опроса неопрошенных точек. Использование этого метода позвол ет реализовать кроме режима автопрограммировани и ускоренный режим годен-брак, что также обеспечивает сокращение времени контрол .
Claims (1)
- Формула изобретениУстройство дл контрол соединений в электрическом монтаже, содер- жащее п клемм дл подключени объекта контрол , где п - число элементов объекта контрол , активизирующий и опрашивающий коммутаторы, активизирующий и опрашивающий счетчики, источник тестирующего напр жени , резистор , анализатор, блок пам ти,клемму Общий вывод, блок управлени , при этом кажда из п клемм дл подключени объекта контрол соединена с соответствующими выходами активизирующего и опрашивающего коммутаторов , информационный вход опрашивающего коммутатора подключен к клемме Общий вывод и второму выводу источника тестирующего напр жени , первый вывод которого через резистор подключен к информационным входам анализатора и активизирующего коммутатора , управл ющий вход которого соединен с выходом активизирующего счетчика и информационным входом блока пам ти, первый управл ющий вход опрашивающего коммутатора соединен с выходом опрашивающего счетчика, выход анализатора соединен с первым управл ющим входом блока пам ти, о т- личающеес тем, что, с целью сокращени времени контрол , в устройство введены первый, второй и третий элементы ИЛИ, дешифратор команд, регистр адреса, при этом выход опрашивающего счетчика соединен с адресным входом блока пам ти, второй управл ющий вход которого подключен к выходу первого элемента ИЛИ, а выход - к информационному входу блока управлени , информационный выход которого соединен с информационными входами регистра адреса, активизирующего и опрашивающего счетчиков , выход анализатора подключен к управл ющему входу блока управлени , управл ющий выход которого подключен к управл ющему входу регистра адреса , выход которого подключен к входу дешифратора команд, первый выход которого соединен с первым входом второго элемента ИЛИ, второй выход - с вторым входом второго элемента ИЛИ и управл ющим входом активизирующего счетчика, третий выход - с первым входом первого элемента ИЛИ и первым входом третьего элемента ИЛИ, четвертый выход - с вторыми входами первого и третьего элементов ИЛИ, п тый выход - с третьим входом первого элемента ИЛИ, шестой выход - с вторым управл ющим входом опрашивающего коммутатора, седьмой выход - с третьим управл ющим входом опрашивающего коммутатора и сбрасывающими входами активизирующего и опрашивающего счетчиков, выход второго элемента ИЛИ соединен с управл ющим входом опрашивающего счетчика, выход третьего элемента ИЛИ соединен со счетным входом опрашивающего счетчика , при этом опрашивающий комму5025та тор содержит дешифратор с п выходами , п триггеров, п диодов, п ключей , первым управл ющим входом опрашивающего коммутатора вл етс первый вход дешифратора, выходы которого соединены с первыми входами соответствующих триггеров и анодами соответствующих диодов, третьим управл ющим входом опрашивающего коммутатора вл ютс соединенные между собой вторые входы триггеров, вторым управл ющим входом опрашивающего коммутатора вл ютс соединенные между собой управл ющие входы триггеров и дешифратора, выходы триггеров соединены с катодами соответствующих диодов и управл ющими входами соответствующих ключей, информационные входы ключей соединены с информационным входом опрашивающего коммутатора, а выходы ключей вл ютс соответствующими выходами опрашивающего коммутатора .Фи JОт fobFш/ . ..пА ff.f -iАНа блоке, к еммы{ЈfHОт От fy.f3 fortРедактор И.Сегл никСоставитель В,,°еленский Техред М.МоргенталФигАКорректор П.Гереши
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904861933A SU1758606A1 (ru) | 1990-08-23 | 1990-08-23 | Устройство дл контрол соединений в электрическом монтаже |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU904861933A SU1758606A1 (ru) | 1990-08-23 | 1990-08-23 | Устройство дл контрол соединений в электрическом монтаже |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1758606A1 true SU1758606A1 (ru) | 1992-08-30 |
Family
ID=21533614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU904861933A SU1758606A1 (ru) | 1990-08-23 | 1990-08-23 | Устройство дл контрол соединений в электрическом монтаже |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1758606A1 (ru) |
-
1990
- 1990-08-23 SU SU904861933A patent/SU1758606A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР N 1273848, кл. Г 01 R 3/02, 1386. Авторское свидетельство СССР N1 1698842, кл, С 01 Р 31/02, 1389. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950020755A (ko) | 일치 검출 회로를 갖고 있는 반도체 메모리 디바이스 및 테스트 방법 | |
US4441074A (en) | Apparatus for signature and/or direct analysis of digital signals used in testing digital electronic circuits | |
US4682330A (en) | Hierarchical test system architecture | |
US5610925A (en) | Failure analyzer for semiconductor tester | |
KR830010420A (ko) | 키보드 코딩 장치 | |
JP2894691B2 (ja) | メガビツト・メモリモジユールのテスト方法および装置 | |
EP0297398B1 (en) | A processing pulse control circuit | |
SU1758606A1 (ru) | Устройство дл контрол соединений в электрическом монтаже | |
ATE25161T1 (de) | Einrichtung zur funktionspruefung eines mehrrechnersystems. | |
US5815105A (en) | Analog-to-digital converter with writable result register | |
US7111212B2 (en) | Debugging system for semiconductor integrated circuit | |
RU2097827C1 (ru) | Автоматизированная система диагностирования цифровых устройств | |
US3009636A (en) | Data comparing system | |
US6920582B2 (en) | Method and apparatus for testing circuit modules | |
RU2642397C2 (ru) | Устройство для контроля электрического монтажа | |
SU1100584A1 (ru) | Устройство дл контрол печатных плат и электрического монтажа | |
US3439268A (en) | Circuit employing magnetic cores for testing the presence and absence of electrical connections | |
SU1018062A1 (ru) | Устройство дл контрол монтажных схем | |
JPS5917631A (ja) | 入力装置 | |
JPS61262856A (ja) | 試験回路 | |
RU1778765C (ru) | Устройство дл проверки монтажа | |
SU1606978A1 (ru) | Устройство дл контрол монтажных соединений | |
JPS6225211B2 (ru) | ||
SU1432528A2 (ru) | Устройство дл контрол функционировани логических блоков | |
SU549757A1 (ru) | Устройство дл контрол печатных плат |