SU1730724A1 - Кодер сигнала изображени - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Его использование при построРнф ении цифровых телевизионных систем позвол ет повысить информативность кодера за счет сокращени  избыточности кодируемого сигнала. Это обеспечиваетс  благодар  определению четырех разных классов кодируемых блоков, каждому из которых соответствует свой алгоритм синтеза выходного кодового слова. Кодер содержит аналого-цифровой преобразователь 1, блок 2 умножителей, блоки 3, 6 суммировани , узел 5 пам ти, квантователь 4, блок 7 инвертировани , сумматор 8 модулей, блоки 9-11 буферной пам ти, дешифраторы 12, 13, блоки 14, 15 коммутации, блок 16 кодировани . 4 з.п. ф-лы, 4 ил.

Description

(Л

С

vi

со о VJ

ю

4

Изобретение относитс  к вычислительной технике и технике средств св зи и может быть использовано при построении цифровых телевизионных систем дл  эффективного кодировани  телевизионных (ТВ) изображений.

Основным требованием, предъ вл емым к системам эффективного кодировани  изображений,  вл етс  обеспечение высокого качества изображений. В насто щее врем  практически важной задачей  вл етс  задача четырехкратного сжати  потока, т.е. уменьшение затрат на кодирование элемента до 2 бит/элемент. Наилучшим кодером , обеспечивающим четырехкратное сжатие потока,  вл етс  известный кодер с переменной скоростью кодировани . Кодер включает в себ  блок предсказани , преобразователь кодов, буферное ЗУ и передатчик . В зависимости от заполнени  буферного ЗУ в динамике работы и по результатам анализа, автоматически регулируетс  скорость обработки сигнала в блоке предсказани  и преобразователе кодов.

Этот кодер осуществл ет статическое кодирование ТВ изображений, т.е. обратимое кодирование и принципиально не приводит к ухудшению качества изображений. Вследствие нестационарности источника ТВ изображений емкость буферного ЗУ ока- зываетс  значительной - несколько кадров.

Однако большие аппаратурные затраты  вл ютс  недостатком указанного кодера.

Наиболее близким к предлагаемому  вл етс  устройство дл  кодировани  телеви- зионного сигнала, содержащее аналого-цифровой преобразователь (АЦП), блок пам ти, блок умножени , первый и второй блоки суммировани , блок инвертировани , сумматор модулей, квантователь, первый-третий буферные регистры, генератор контрольных символов, первый и второй дешифраторы, первый-третий блоки коммутации , первый и второй блоки задержки, блок кодировани  и элемент ЗАПРЕТ.

Принцип работы устройства заключаетс  в следующем.

В АЦП входной аналоговый сигнал преобразуетс  в цифровой видеосигнал. В блоке пам ти цифровой видеосигнал от одного пол  запоминаетс , а затем из неге последовательно считываютс  кодируег ле группы размерностью 2x2 элемента. Дл хаждой кодируемой группы вычисл ютс  три пере- менные-среднеезначение ркости кодиру-

1 4 емой группы У х, где х,-элементы

л , 1

кодируемой группы, полусумма модулей отклонений  ркости олементов кодируемой

lai-x,l

от средней  ркости 32 а также бинарна  матрица знаков отклонений S размерностью 2x2, в которой единицы соответствуют тем элементам xi, которые больше или равны ai, а нули - тем элементам xi, которые меньше ai. Вычисление ai производитс  суммированием , результат которого снимаетс  без двух младших разр дов. Вычисление аг аналогично вычислению ai с той лишь разницей , что суммирование элементов х; производитс  с инверсным значением ai и результат суммировани  снимаетс  без одного младшего разр да.

Вычисленные значени  ai и 32 квантуютс  в квантователе с линейной шкалой квантовани , причем на кодирование ai отводитс  семь разр дов выходного кодового слова.

В данном устройстве матрица знаковой функции S |С Ч размерностью 2x2

L Ч J

передаетс  двум  разр дами, а именно разр дами Si и $2. Разр ды 5з и SA исключаютс  из передачи. На приемной стороне исключенные разр ды восстанавливаютс  следующим образом:

0| О 0. h О

1 1

О ,0

0;о;

1ч.

где;;,- восстановленные разр ды матрицы знаковой функции.

Таким образом, в устройстве производитс  исключение диагональных контуров и линий, т.е матриц знаков:

1 1

1 1| 11 Oi Ю 1 |0 О

1 о| h lid о

Ю о

IP

Ю

о

V о

о 11 0|,Го 1 ю о Jo ii d oi

При реализации указанного устройства, соответствующего случаю внутрикадрового кодировани  групп 2x2 элемента, при котором число уровней квантовани  среднего значени   ркости а равно 128 (семь разр дов ), число уровней квантовани  полусуммы разности 32 равно 8 (три разр да), число знаков разности - два, расход цифрового потока на информацию об одном элементе составл ет 3 бит/элемент.

Переход от равно ркостного участка к контуру имеет маскирующее свойство, т.е. дл  человеческого глаза менее заметны неоднородности равно ркостного участка вблизи контура Поэтому точное семиразр дное кодирование в случае aai 0, aai-и 5 О, т.е. на границе равно ркостный участок - контур,  вл етс  избыточным и в данном случае можно более грубо кодировать ai трем  разр дами, Текстура во фрагментах изображени  также имеет маскирующее свойство, и поэтому на текстурных участках все параметры кодируемых групп можно кодировать более грубо.

Наличие избыточности  вл етс  недостатком кодера-прототипа.

Целью изобретени   вл етс  повышение информативности кодера за счет сокращени  избыточности кодируемого сигнала.

Указанна  цель достигаетс  тем, что кодер сигнала изображени  содержит аналого-цифровой преобразователь, вход которого  вл етс  информационным входом кодера, блок умножителей, выходы которого соединены с входами первого блока суммировани , первый выходы которого подключены к первым входам квантовател . Выходы аналого-цифрового преобразовател  соединены с информационными входами узла пам ти, выходы которого подключены к первым входам второго блока суммировани  и входам блока умножителей. Вторые выходы первого блока суммировани  через блок инвертировани  соединены с вторыми входами второго блока суммировани , выходы которого через сумматор модулей подключены к вторым входам квантовател , первые-третьи выходы которого соединены с информационными входами соответственно первого-третьего блоков буферной пам ти. Кодер содержит также первый и второй дешифраторы, первый и второй блоки коммутации, первые выходы которых подключены соответственно к первым и вторым информационным входам блока кодировани , выход которого  вл етс  выходом кодера. Первые управл ющие входы блоков коммутации объединены, первые выходы второго блока буферной пам ти подключены к входам первого дешифратора, выход которого соединен с вторым управл ющим входом второго блока коммутации. Первые выходы третьего блока буферной пам ти подключены к первым информационным входам второго блока коммутации, первые информационные входы первого блока коммутации подключены к первым выходам третьего блока буферной пам ти, вторые выходы которого соединены с вторыми информационными входами первого и второго блоков коммутации, вторые выходы которого подключены соответственно к третьим и четвертым информационным входам блока кодировани . Третьи информационные входы первого блока коммутации

подключены к первым выходам второго блока буферной пам ти, вторые выходы которого соединеныс третьими информационными входами второго блока

коммутации и входами второго дешифратора . Первые выходы первого блока буферной пам ти подключены к п тым информационным входам блока кодировани  и четвертым информационным входам второго блока

коммутации. Вторые выходы первого блока буферной пам ти соединены с шестыми информационными входами блока кодировани  и четвертыми информационными входами первого блока коммутации, второй

управл ющий вход которого объединен с седьмым информационным входом блока кодировани  и подключен к выходу первого дешифратора. Выход второго дешифратора соединен с первым управл ющим входом

второго блока коммутации и восьмым информационным входом блока кодировани . Первый тактовый вход кодера сигнала изображени  соединен с тактовым входом АЦП, тактовым входом узла пам ти, тактовым входом квантовател  и первыми тактовыми входами первого, второго и третьего блоков буферной пам ти, вторые тактовые входы которых соединены с первым тактовым входом блока кодировани  и с вторым

тактовым входом кодера сигнала изображени , третий тактовый вход которого соединен с вторым тактовым входом блока кодировани . Четвертый тактовый вход кодера сигнала изображени  соединен с входом синхронизации узла пам ти.

Предлагаемое устройство реализует адаптивное групповое кодирование ТВ изображений группами 2x2 с объединением групп парами в блоки. Дл  каждой группы каждого блока вычисл ютс  три переменные ai - средн    ркость группы; аз - отклонение от средней  ркости; S - матрица

знаков. В кодере-прототипе на кодирование ai отводитс  семь разр дов, на аа - три разр да, на S - два разр да, что соответствует сжатию потока видеоданных до 3 бит/элемент.

В предлагаемом устройстве все множество образующих изображение фрагментов раздел етс  на четыре класса. Деление осуществл етс  на основе анализа значений a2i и 32 j,, дл  двух групп, образующих блок.

Еслиаа j иаа |т, равны нулю, то данный блок

соответствует классу равно ркостных фраг ментов (ai ,) или фрагментов с плав

ным изменением  ркости (аи ац-н).

Если 32| 0, а 32 i + 1 0, то данный блок соответствует переходу от равно рко- стного участка к контуру (класс равно рко- стный участок - контур). Если 32| 0, а 321 + 1 0, то данный блок соответствует переходу от контура к равно ркостному участку (класс контур - равно ркостный участок). Если 321 0, э 32 | +, 0, то блок соответствует текстурному участку (класс текстура).

Дл  определени , к кзкому классу принадлежит передаваемый блок, в выходном шестнадцэтиразр дном кодовом слове имеютс  два служебных бита. Оставшиес  четырнадцать информационных бит распредел ютс  между группами блока в зависимости от класса блока. Если это класс равно ркостных учзстков, то на передачу зц отводитс  семь бит, на передачу ац+1 - семь бит. Если блок принадлежит к классу равно ркостный участок - контур, то, учитыва  маскирующие свойства контура, параметр аи равно ркостной группы передаетс  более грубо - трем  разр дами, а в контурной группе на ai i +1 отводитс  п ть бит, на 321 +1 Ава бита, на Si+i - четыре бита. Аналогично распредел ютс  четырнадцать информационных бит дл  класса контур - равно ркостный участок.

Если блок относитс  к классу текстура, то, учитыва  мэскирующие свойства текстуры , все параметры кодируемых групп кодируютс  более грубо. На аи и ац+1 отводитс  по три бита, на &2 и 32 i + 1 по два бита, на Sj и Si+i по два бита. На приемной стороне исключенные из передачи два бита знаковой функции каждой группы восстанавливаютс  таким обрэзом, чтобы восстановленна  матрица знаков соответствовала горизонтальным или вертикальным контурам. Восстановление матрицы знаков именно таким образом св зано с тем, что веро тность по влени  в естественных изображени х наклонных контуров меньше, чем веро тность по влени  горизонтальных или вертикальных контуров. Диагональное зрение человека менее остро, поэтому ошибки декодировани  менее заметны в диагональных направлени х. Восстэновление матриц знаков происходит следующим образом:

1 CM JO Тг ,1 1;( 0 ,0м .1 О О 0 .1 llj

где цы.

- восстановленные разр ды матриВ кодере-прототипе на кодирование блока (т.е. двух групп, размерностью 2x2)

затрачивалось двадцать шесть бит, в предлагаемом устройстве на кодирование блока затрачиваетс  шестнадцать бит. Адаптивный подход в распределении информационных бит выходного кодового слова на кодирование параметров групп позвол ет сохранить высокое субъективное качество кодированных изображений при уменьшении цифрового потока с 3 бит/элемент до 2

0 бит/элемент.

В насто щее врем  основной тенденцией разработки алгоритмов эффективного кодировани  ТВ изображений  вл етс  адаптивный подход. Практически дл  всех

5 известных методов сжати  видеоинформации предложены адаптивные процедуры формировани  кодовых слов. Например, .на международной выставке GeBIT в Ганновере (ФРГ)  понса  фирма КК демонстрирова0 ла универсэльный процессор СР - 200, позвол ющий выполн ть следующие программы кодировани : адаптивное векторное квантование (АВК); трехмерное АВК; адаптивное усеченное блочное кодирова5 ние; адаптивное дискретное косинусное преобразование; ДИКМ с адаптивным квантованием .

В предлагаемом устройстве также реализовано адаптивное кодирование, при

0 этом двухступенчатое: перва  ступень - адаптивное построение второй функции разложени  дл  каждой кодируемой группы; втора  ступень - адаптивный синтез выходного кодового слова и зависимости от

5 класса сюжета. Существенным моментом устройства  вл етс  разбиение кодируемых блоков на классы с адаптацией процесса кодировани  к каждому классу.

Известны устройства группового коди0 ровани  с независимым кодированием групп и разбиением групп на классы.

В перечисленных устройствах классами  вл ютс : равно ркостные участки, участки с плавным изменением  ркости, скачок  р5 кости и текстура. Разбиение на классы при независимом кодировании групп не позвол ет идентифицировать контуры, т.е. участки изображени , приход щиес  на равно ркостную группу и группу с перепа0 дом  ркости. Как следствие, точность кодировани  контуров оказываетс  сравнимой с точностью кодировани , например, скачка  ркости, т.е. когда соседн   группа не рав- но ркостна . В результате возможно оши5 бочное восстановление контуров. При объединении групп в блоки, как это сделано в предлагаемом устройстве, контуры выдел ютс  и дл  групп с контуром передаетс  полноразр дна  матрица знаков, т.е. сохран етс  направленность контуров.

Известны два устройства с объединением групп в блоки, В первом устройстве согласование между группами в блоке производитс  на основании статистических свойств кодируемого сюжета, т.е. без учета ограничений зрительного воспри ти . Во втором устройстве также игнорируютс  особенности зрительного воспри ти  изображений , так как усили  разработчиков направлены на повышение эффективности путем устранени  координатной избыточности кодируемых переменных.

Высокое качество кодированных изображений при сжатии потока может быть получено только за счет максимально возможного использовани  свойств зрительного анализатора человека. В предлагаемом устройстве использованы маскирующие свойства контуров; маскирующие свойства текстуры; меньша  разрешающа  способность глаза в наклонных направлени х,чем в горизонтальных и вертикальных, а также способность глаза усредн ть малые возмущени   ркости.

На фиг.1 приведена блок-схема кодера сигнала изображени ; на фиг,2 -схемы первого (а) и второго (б) блоков коммутации; на фиг.З - узел пам ти, пример выполнени ; на фиг.4 -блок буферной пам ти, пример выполнени .

Кодер сигнала изображени  содержит аналого-цифровой преобразователь 1, вход которого  вл етс  информационным входом кодера, блок 2 умножителей, выходы которого соединены с входами первого блока 3 суммировани , первые выходы которого подключены к первым входам квантовател  4. Выходы аналого-цифрового преобразовател  1 соединены с информационными входами узла 5 пам ти, выходы которого подключены к первым входам второго блока б суммировани  и входам блока 2 умножителей. Вторые выходы первого блока 3 суммировани  через блок 7 инвертировани  соединены с вторыми входами второго блока 6 суммировани , выходы которого через сумматор 8 модулей подключе- ны к вторым входам квантовател  4, первые-третьи выходы которого соединены с информационными входами соответственно первого 9 - третьего 11 блоков буферной пам ти. Кодер также содержит первый 12 и второй 13 дешифраторы, первый 14 и второй 15 блоки коммутации, первые выходы которых подключены соответственно к первым и вторым информационным входам блока 16 кодировани , выход которого  вл етс  выходом кодера.

Аналого-цифровой преобразователь (АЦП) 1 выполнен по известной схеме парал0

5

0

лельного аналого-цифрового преобразовател  с кодирующей логикой на посто нной пам ти. В блоке 2 множителей каждый элемент умножаетс  на 1/п. Блок 2 может быть реализован на л ППЗУ, на каждый из которых поступает один элемент xi. В ППЗУ, в соответствии с зашитой программой умножени  производитс  умножение xi на 1/п С целью повышени  точности умножени  блок 2 может быть реализован на D-регист- рах и нескольких схемах суммировани , по- звол ющих осуществить операцию умножени  посредством суммировани  соответствующих сигналов.

Первый 3 блок суммировани  содержит собственно схемы суммировани , выполненные на логических элементах И, ИЛИ, НЕ. Дл  четырех одновременно кодируемых элементов блок 3 содержит три схемы суммировани : на первой складываетс  и

Х2ХЗХ4П

-на второй -jp и -jp и на третьей - суммы с первой и второй схем суммировани . Квантователь 4 содержит преобразова5 тель кодов, который может быть реализован на ППЗУ, и блоки задержки, которые могут быть выполнены, например, на D- триггерах или логических элементах. В пре- образовател х производитс  грубое

Qравномерное квантование восьмиразр дного кода 32 в трехразр дный 32 по правилу 32 32/32, которое однозначно определ ет таблицу перекодировани  преобразовател  кодов.

Узел 5 пам ти включает в себ  буферный регистр 26, первый счетчик 22 импульсов , второй счетчик 23 импульсов, преобразователь 24 кодов, мультиплексор 25иблок21 оперативной пам ти,выполненный , например, на микросхеме 565РУ5. Дл  изображени  512x512 элементов первый 22 и второй 23 счетчики импульсов - восемнадцатиразр дные , т.е. формируетс  18-разр дный адрес. Преобразователь 24 кодов

5 (например на РТ5) также  вл етс  восемнадцатиразр дным . Мультиплексор 25 может быть выполнен на логических элементах И, ИЛИ, НЕ.

Второй блок 6 суммировани  содержит

0 п схем суммировани . На i-ой схеме суммировани  0 1,п) производитс  вычисление суммы Xi с (-ai), т.е. вычисл етс  di xt - ai -xi + ai + 1, где зи поступает с выхода блока 7 инвертировани , представл ющего собой

5 блок инверторов. Значени  di передаютс  в сумматор 8 модулей, который дл  п 4 состоит из четырех схем ППЗУ и трех сумматоров . На i-ю схему ППЗУ поступает di, в которой зашита программа перевода d( из дополнительного в пр мой код, т.е. по суще5

0

ству вычисление модул  di. На первой схеме суммировани  складываетс  Idil и Id2l , на второй - Idal и Id4l , на третьей - суммы с выходов первого и второй схем суммирова1

ни , т.е. 32 тт 2 I xi - ai I. Вычислен i 1

на  сумма без младшего разр да (т.е. деленна  на 2) подаетс  на выход. Кроме того, на выход сумматора 8 модулей подает- с  матрица знаков, вычисл ема  при определении модулей Ixrail. Коды ai, az и S поступают в квантователь 4.

Кодер сигнала изображени  содержит первый 14 и второй 15 блоки коммутации, первые управл ющие входы которых объединены , первые выходы второго блока 10 буферной пам ти подключены к входам первого дешифратора 12, выход которого соединен с вторым управл ющим входом второго блока 15 коммутации, Первые выходы третьего блока 11 буферной пам ти под- ключены к первым информационным входам второго блока 15 коммутации. Первые информационные входы первого блока 14 коммутации подключены к первым выходам третьего блока 11 буферной пам ти, вторые выходы которого соединены с вторыми информационными входами первого 14 и второго 15 блоков коммутации, вторые выходы которых подключены соответственно к третьим и четвертым информационным входам блока 16 кодировани . Третьи информационные входы первого блока 14 коммутации подключены к первым выходам второго блока 10 буферной пам ти, вторые выходы которого соединены с третьими ин- формационныцми входами второго блока 15 коммутации и входами второго дешифратора 13. Первые выходы первого блока 9 бу- ферной пам ти подключены к п тым информационным входам блока 16 кодировани  и четвертым информационным входам второго блока 15 коммутации. Вторые выходы первого блока 9 буферной пам ти соединены с шестыми информационными входами блока 16 кодировани  и четвертыми информационными входами первого блока 14 коммутации, второй управл ющий вход которого объединен с седьмым инфор- мационным входом блока 16 кодировани  и подключен к выходу первого дешифратора 12. Выход второго дешифратора 13 соединен с первым управл ющим входом второго блока 15 коммутации и восьмым и-нформационным входом блока 16 кодировани . Первый тактовый вход кодера сигнала изображени  соединен с тактовым входом АЦП 1, тактовым входом узла 5 пам ти, тактовым входом квантовател  4 и первыми

тактовыми входами первого 9, второго 10 и третьего 11 блоков буферной пам ти, вторые тактовые входы которых соединены с первым тактовым входом блока 16 кодировани  и с вторым тактовым входом кодера сигнала изображени , третий тактовый вход которого объединен с вторым тактовым входом блока 16 кодировани . Четвертый тактовый вход кодера сигнала изображени  соединен с входом синхронизации узла 5 пам ти.

Первый блок 9 буферной пам ти содержит первый 27, второй 28 и третий 29 буферные регистры, представл ющие собой три семиразр дных параллельных регистра. Входы первого 27 и третьего 29 регистра соединены между собой и подключены к первым выходам квантовател  4. Выход первого регистра 27 подключен к входам второго регистра 28. Первый регистр 27 тактируетс  частотой fraKT, а второй 28 и третий 29-частотой fraKT/2, что позвол ет получить одновременно на выходах второго 28 и третьего 29 регистров коды аи и ац+1 средней  ркости от последующей группы.

Второй блок 10 буферной пам ти по устройству аналогичен первому с той лишь разницей, что вместо семиразр дных в нем используютс  двухразр дные регистры, Третий блок 11 буферной пам ти по устройству аналогичен первому с той лишь разницей , что вместо семиразр дных в нем используютс  четырехразр дные параллельные регистры.

Дешифраторы 12 и 13 выполнены на элементах ИЛИ-2НЕ.

Первый блок 14 коммутации содержит первый 17 и второй 18 мультиплексоры, первые и вторые управл ющие входы которых соответственно объединены и  вл ютс  одноименными входами блока. Первые информационные входы первого 17 и второго 18 мультиплексоров соответственно объединены и  вл ютс  третьими информационными входами блока 14. Вторые информационные входы второго мультиплексора 18 соответственно объединены с вторыми и третьими информационными входами первого мультиплексора 17 и  вл ютс  четвертыми информационными входами блока 14. Четвертые информационные входы первого

17и третьи информационные входы второго

18мультиплексоров соответственно объединены и  вл ютс  вторыми информационными входами блока 14. Четвертые информационные входы второго мультиплексора 18  вл ютс  первыми информационными входами блока 14. Выходы первого 17 и второго 18 мультиплексоров  вл ютс 

соответственно первыми и вторыми выходами блока 14.

Второй блок 15 коммутации содержит перый 19 и второй 20 мультиплексоры, первые и вторые управл ющие входы которых соответственно объединены и  вл ютс  одноименными входами блока 15. Первые информационные входы первого 19 и второго 20 мультиплексора объединены и  вл ютс  первыми входами второго блока 15 комму- тации, вторые информационные входы которого соединены с вторыми входами второго мультиплексора 20, третьи входы которого объединены с вторыми и третьими входами первого мультиплексора 19 и  вл ютс  чет- вертыми информационными входами блока 15 коммутации, третьи информационные входы которого соединены с четвертыми входами первого 19 и второго 20 мультиплексоров , выходы которых  вл ютс  пер- выми и вторыми выходами второго блока 15 коммутации,

Мультиплексоры 17 и 18 представл ют собой два мультиплексора четыре в один, которые управл ютс  двум  сигналами уп- равлени . Мультиплексоры 19 и 20 аналогичны мультиплексорам 17 и 18.

Блок 16 кодировани  содержит параллельно-последовательный D -регистр.

Управление блоками, вход щими в ко- дер, осуществл етс  синхрогенератором(не показан). Синхрогенератор формирует следующие частоты: fT - тактовую, частоту группы fr/2, канальную TK,частоту полей fn.

Кодер сигнала изображени  работает следующим образом.

Аналоговый телевизионный сигнал поступает на вход блока 1 АЦП, в котором преобрузуетс  в цифровой видеосигнал. В узле 5 пам ти в результате задержки цифрового сигнала на врем  одного пол  создаетс  р д цифровых сигналов, каждый из которых соответствует одному из элементов апертуры 2x2 элемента (т.е. группы сосед- них элементов изображени ). После умножени  в блоке 2 на весовые коэффициенты в первом блоке 3 суммировани  вычисл етс  среднее значение  ркости по кодируемой группе (коэффициент ai). Во втором блоке б суммировани  из значени   ркости каждого элемента группы вычисл етс  среднее значение  ркости по группе (т.е. блоки 7 и 6 функционально образуют вычитатель). В сумматоре 8 модулей производитс  сложе- ние модулей разностей, полученных в блоке 6. Вычисленна  сумма без младшего разр да (т.е. деленна  на 2) подаетс  на выход. Кроме того, на выход сумматора 8 модулей подаетс  матрица знаков, вычисл ема  при

определении модулей lxi-ail. Коды ai, 32 и 3 поступают в квантователь.

С первых выходов квантовател  4 семиразр дный код ai подаетс  на входы первого блока 9 буферной пам ти. С вторых выходов квантовател  4 двухразр дный код 32 подаетс  на входы второго блока 10 буферной пам ти, с третьих выходов квантовател  4 четырехразр дный код S подаетс  на входы третьего блока 11 буферной пам ти.

Первый блок 9 буферной пам ти содержит три семиразр дных параллельных буферных регистре. Входы первого и третьего буферного регистров соединены между собой и  вл ютс  входами первого блока 9 буферной пам ти. Выходы первого буферного регистра подключены к входам второго буферного регистра. Выходы второго и третьего буферного регистра  вл ютс  выходами первого блока 9 буферной пам ти. Первый и второй буферные регистры тактируютс  частотой fr, а третьи - частотой fT/2. Код ai поступэет на входы первого и третьего регистров. Импульсами тактовой частоты код ai переписываетс  из первого буферного регистра во второй. На выходе второго буферного регистра код аи будет только через врем , равное двум периодам тактовой частоты. За это врем  вычисл ютс  другие параметры кодируемой группы, т.е. ац-ц, 32i+i, SH-L Код ац+1 подаетс  на входы первого и третьего буферных регистров в тот момент, когда код аи присутствует на входах второго буферного регистра. Импульсами с частотой ттакт код aii и импульсами с частотой fr/2 код ац+1 одновременно переписываетс  на выходы второго и третьего регистров, т.е. на двух выходах первого 9 и блока буферной пам ти присутствуют семиразр дные коды ац и ац+1 от следующей кодируемой группы.

Аналогично первому блоку 9 буферной пам ти работают второй 10 и третий 11 блоки буферной пам ти. На двух двухразр дных выходах второго блока 10 буферной пам ти присутствуют одновременно коды 32 | и 32 ,., . На двух четырехразр дных выходах третьего блока 11 буферной пам ти присутствуют одновременно коды Si и S(+i.

В первом 12 и втором 13 дешифраторах осуществл етс  анализ того фрагмента изображени , к которому принадлежит группа кодируемых элементов. На входы этих дешифраторов подаютс  коды 32 ;и 32 , +,. Если кодируемые группы принадлежат к равно ркостному участку изображени , т.е. все элементы в группе 2x2 равны между собой, то значени  32 | и аа j,f равны нулю и

сигналы на выходах дешифраторов 12 и 13

нули. Если кодируемые группы принадлежат текстурному участку, то дл  таких групп значени  аа (И 32 j, отличны от нул  и сигналы на выходах дешифраторов 12 и 13 единицы . Если фрагмент изображени  соответствует переходу от равно ркостного участка к контуру, то дл  группы равно ркостного участка 32 ( 0, а дл  группы, соответствующей контуру, Э21г1 0. Сигналы на

выходе дешифратора 12 - О, на выходе дешифратора 13 - 1. Если фрагмент изображени  соответствует переходу от контура к равно ркостному участку, то 32j 0; 32 -f f 0 и сигналы на выходах дешифрато-

ров 12 и 13 - 1 и О соответственно.

Таким образом, комбинаци  выходных или управл ющих сигналов дешифраторов определ ет тип кодируемого фрагмента. Если комбинаци  управл ющих сигналов 00, то кодируемый фрагмент соответствует равно ркостному участку или участку с плавным изменением  ркости. Если комбинаци  управл ющих сигналов 11, то кодируемый фрагмент соответствует текстуре, и если комбинаци  управл ющих сигналов 01 или 10, то кодируемый фрагмент соответствует переходу равно ркостный участок - контур или контур - равно ркостный участок .

С вторых выходов первого блока 9 буферной пам ти семиразр дный код a ai;

подаетс  следующим образом: три старших разр да кода аи подаютс  на четвертые вход блока 16 кодировани , а четыре разр да подаютс  на п тые входы первого блока 14 коммутации. В блоке 14 коммутации два младших разр да кода ai | подаютс  на

вторые входы второго мультиплексора 18, а два оставшихс  разр да подаютс  на вторые и третьи входы первого мультиплексора 17.

С первых выходов первого блока 9 буферной пам ти . семиразр дный код aii+i

подаетс  следующим образом: три старших разр да кода ai i+1 подаютс  на третьи

входы блока 16 кодировани , а четыре разр да подаютс  на четвертые входы второго блока 15 коммутации. В блоке 15 коммутации два младших разр да кода ai ,4-- подаютс  на четвертые входы второго мультиплексора 20, а два оставшиес  разр да подаютс  на третьи и четвертые входы первого 19 мультиплексора.

Управл ющий бит с выхода первого 12 дешифратора подаетс  на первый вход первого блока 14 коммутации, на п тый вход второго блока 15 коммутации и на п тыми

5

д

5

0

0

5

п 5

вход блока 16 кодировани . В блоках 14 и 15 коммутации управл ющий бит подаетс  на первые входы мультиплексоров 17-20.

Управл ющий бит с выхода дешифратора 13 подаетс  на второй вход второго блока

15коммутации, на четвертый вход первого блока 14 коммутации и на второй вход блока

16кодировани . В блоках 14 и 15 коммутации этот управл ющий бит подаетс  на вторые входы мультиплексоров 17-20.

С первых выходов второго 10 блока буферной пам ти двухразр дный код 32j подаетс  на третьи входы первого блока 14 коммутации. В этом блоке двухразр дный код 32 | подаетс  на первые входы первого

17мультиплексора и на первые входы второго мультиплексора 18.

С вторых выходов второго блока 10 буферной пам ти двухразр дный код a a2i-)-1

подаетс  на третьи входы второго блока 15 коммутации. В этом блоке двухразр дный код аа j-f,) подаетс  на первые входы первого мультиплексора 19 и на первые входы второго мультиплексора 20.

С первых выходов третьего блока 11 буферной пам ти четырехразр дный код Si подаетс  на первые входы второго блока 15 коммутации. Два разр да из четырехразр дного кода Si подаютс  на вторые входы первого блока 14 коммутации. В блоке 14 коммутации два разр да кода Si подаютс  на четвертые входы первого мультиплексора 17 и эти же разр ды кода Si подаютс  на вторые входы второго 20 мультиплексора второго блока 15 коммутации. Два других разр да кода Si в блоке 15 коммутации подаютс  на вторые входы первого мультиплексора 19.

С вторых выходов третьего блока 11 буферной пам ти четырехразр дный код Si+щодаетс  на вторые входы первого блока 14 коммутации. Два разр да из четырехразр дного кода Зн-1 подаютс  на вторые входы второго блока 15 коммутации. В блоке 15 коммутации два разр да кода Si+i подаютс  на третьи входы второго мультиплексора 20 и эти же разр ды кода Sj-м подаютс  на вторые и третьи входы второго мультиплексора 18 первого блока 14 коммутации. Два других разр да кода Si+i в блоке 14 коммутации подаютс  на четвертые входы первого мультиплексора 17.

Структура выходного кодового слова кодера сигнала изображени  зависит от типа кодируемого фрагмента изображени . Если кодируемый фрагмент представл ет собой текстуру, то в двух соседних группах 2x2 коды 32 ,и 32 j-f- отличны от нул . Управл ющие сигналы на выходах дешифраторов 12

и . Комбинаци  управл ющих сигналов 11 скоммутирует на первые выходы первого блока 14 коммутации два разр да кода 32| путем коммутации на выходы первого мультиплексора 17 его первых входов. На вторые выходы блока 14 комбинацией 11 коммутруютс  два разр да кода Si путем коммутации на выходы второго мультиплексора 18 его четвертых входов.

Комбинаци  управл ющих сигналов 11 коммутирует на вторые выходы второго блока 15 коммутации два разр да кода 32 i + 1 путем коммутации на выходы первого мультиплексора 19 его первых входов. На первые выходы блока 15 комбинацией 11 коммутируютс  два разр да кода Si+1 путем коммутации на выходы второго мультиплексора 20 его третьих входов.

Таким образом, если кодируемый фрагмент представл ет собой текстуру, то ai| - средн    ркость кодируемой группы - представл етс  трем  разр дами; aai - отклонение от средней  ркости - представл етс  двум  разр дами; Si - матрица знаков - представл етс  двум  разр дами. Дл  соседней группы ai j + i представл етс  трем  разр дами; 32 i + 1 - двум  разр дами; Si+1 - двум  разр дами.

Если кодируемый фрагмент представл ет собой равно ркостный участок или участок с плавным изменением  ркости, то в двух соседних группах 2x2 коды Э2| и 321 +1 равны нулю. Управл ющие сигналы на выходах дешифраторов 12 и 13 - О. Комбинаци  управл ющих сигналов 00 коммутирует на первые выходы первого блока 14 коммутации два разр да кода aij путем коммутации на выходы первого мультиплексора 17 его третьих входов. На вторые выходы блока 14 комбинацией 00 коммутируютс  два младших разр да кода aij путем коммутации на выходы второго мультиплексора 18 его вторых входов.

Комбинаци  управл ющих сигналов 00 коммутирует на вторые выходы второго блока 15 коммутации два разр да кода ац+1 путем коммутации на выходы первого мультиплексора 19 его четвертых входов. На первые выходы блока 15 комбинацией 00 коммутируютс  два младших разр да кода 311 + 1 путем коммутации нэ выходы второго мультиплексора 20 его четвертых входов.

Таким образом, если кодируемый фрагмент представл ет участок с плавным изме- нением  ркости или равно ркостный участок, то aij - средн    ркость кодируе0

5

0

5

0

5

0

5

0

5

мой группы - представл етс  семью разр дами и 311 +1 - семью разр дами.

Если кодируемый фрагмент представл ет собой переход от равно ркостного участка к контуру, т.е. одна кодируема  группа принадлежит к равно ркостному участку, а друга  группа - к контуру, то в первой группе а2| 0,а во второй Э2| + 1 - 0. Управл ющий сигнал на выходе дешифратора 12 - О, на выходе дешифратора 13 - 1. Комбинаци  управл ющих сигналов 01 ком мути pyei на первые выходы первого блока 14 коммутации два разр да кода Si+1, путем коммутации на выходы первого мультиплексора 17 его четвертых входов. На вторые выходы блока 14 комбинацией 01 коммутируютс  два других разр да кода Si-и путем коммутации на выходы второго мультиплексора 18 его третьих входов.

Комбинаци  управл ющих сигналов 01 коммутирует на вторые выходы второго блока 15 коммутации два разр да кода ai i + 1 путем коммутации на выходы первого мультиплексора 19 его третьих входов. На первые выходы блока 15 коммутации комбинацией 01 коммутируютс  два р зр да кода Э21+1 путем коммутации на выходы второго мультиплексора 20 его первых входов .

Таким образом, если кодируемый фрагмент представл ет собой переход от равно-  ркостного участка к контуру, то дл  равно ркостного участкэ aij представл етс  трем  разр дами, а дл  группы контура - ai | + 1 п тью разр дами; a2j +1 - двум  разр дами; ; SI-H - четырьм  разр дами, что позвол ет более точно1 кодировать контуры.

Если кодируемый фрагмент представл ет собой переход от контура к равно ркостному участку, т.е. одна кодируема  группа принадлежит к контуру, а друга  группа - к равно ркостному участку, то в первой группе Э2, 0- а во второй 32 i + i 0. Управл ющий сигнал на выходе дешифратора , на выходе дешифратора 13 - О. Комбинаци  управл ющих сигналов 10 коммутирует на первые выходы первого блока 14 коммутации два разр да кода aij путем коммутации на выходы первого мультиплексора 17 его вторых входов. На вторые выходы блока 14 комбинаци  10 коммутирует два разр да кода Э2| путем коммутации на выходы второго 18 мультиплексорэ его первых входов.

Комбинэци  управл ющих сигналов 10 коммутирует на вторые выходы второго блока 15 коммутации два разр да кода

Si путем коммутации на выходы первого мультиплексора 19 его вторых входов. На первые выходы блока 15 коммутации комбинацией 10 коммутируютс  два разр да кода Si путем коммутации на выходы второго мультиплексора 20 его первых входов.

Таким образом, если кодируемый фрагмент представл ет собой переход от контура к равно ркостному участку, то дл  группы контура аи представл етс  п тью разр да- ми, ааг двум  разр дами, Si - четырьм  разр дами, а дл  группы равно ркостного участка представл етс  трем  разр дами.

В блоке 16 кодировани  параллельный код, поступающий на его восемь входов, сворачиваетс  в последовательн ый и выдаетс  на выход кодера побитно.

При реализации предлагаемого устройства , соответствующего случаю внутрикад- рового кодировани  групп 2x2 элемента, расход цифрового потока на информацию об одном элементе составл ет 2 бита на элемент. По сравнению с прототипом выигрыш в сжатии потока составл ет 1 бит/элемент . Стоимость изготовлени  предлагаемого устройства практически не отличаетс  от стоимости кодера-прототипа, поскольку эффект достигаетс  в результате введени  новых св зей. При этом стоимость окупаетс  тем выигрышем в дорогосто щей пропускной способности канала св зи, который достигаетс  в результате уменьшени  потока видеоданных.

Claims (5)

1. Кодер сигнала изображени , содер- жащий аналого-цифровой преобразователь, вход которого  вл етс  информационным входом кодера, блок умножителей, выходы которого соединены с входами первого блока суммировани , первые выходы которого подключены к первым входам квантовател , выходы аналого-цифрового преобразовател  соединены с информационными входами узла пам ти, выходы которого подключены к первым входам второго блока суммирова- ни  и входам блока умножителей, вторые выходы первого блока суммировани  через блок инвертировани  соединены с вторыми входами второго блока суммировани , выходы которого через сумматор модулей под- ключены к вторым входам квантовател , первые-третьи выходы которого соединены с информационными входами соответственно первого-третьего блоков буферной пам ти , первый и второй дешифраторы, первый и второй блоки коммутации, первые выходы которых подключены соответственно к первым и вторым информационным входам блока кодировани , выход которого  вл етс  выходом кодера, первые управл ющие входы блоков коммутации объединены, первые выходы второго блока буферной пам ти подключены к входам первого дешифратора , выход которого соединен с вторым управл ющим входом второго блока коммутации, первые выходы третьего блока буферной пам ти подключены к первым информационным входам второго блока коммутации , отличающийс  тем, что, с целью повышени  информативности кодера за счет сокращени  избыточности кодируемого сигнала, перыве информационные входы первого блока коммутации подключены к первым выходам третьего блока буферной пам ти, вторые выходы которого соединены с вторыми информационными входами первого и второго блоков коммутации, вторые выходы которых подключены соответственно к третьим и четвертым информационным входам блока кодировани , третьи информационные входы первого блока коммутации подключены к первым выходам второго блока буферной пам ти, вторые выходы которого соединены с третьими информационными входами второго блока коммутации и входами второго дешифратора, первые выходы первого блока буферной пам ти подключены к п тым информационным входам блока кодировани  и четвертым инфор- мационным входам второго блока коммутации, вторые выходы первого блока буферной пам ти соединены с шестыми информационными входами блока кодировани  и четвертыми информационными входами первого блока коммутации, второй управл ющий вход которого объединен с седьмым информационным входом блока кодировани  и подключен к выходу первого дешифратора, выход второго дешифратора соединен с первым управл ющим входом второго блока коммутации и восьмым информационным входом блока кодировани , тактовые входы аналого-цифрового преобразовател , узла пам ти и квантовател  и первые тактовые входы первого-третьего блоков буферной пам ти объединены и  вл ютс  первым тактовым входом кодера, вторые тактовые входы первого-третьего блоков буферной пам ти и тактовый вход блока кодировани  объединены и  вл ютс  вторым тактовым входом кодера, входы синхронизации блока кодировани  и узла пам ти  вл ютс  соответственно первым и вторым входами синхронизации кодера, управл ющие входы блока оперативной пам ти  вл ютс  одноименными входами кодера.

2.Кодер по п.1,отличающийс  тем, что первый блок коммутации содержит первый и второй млуьтиплексоры, первые и вторые управл ющие входы которых соответственно объединены и  вл ютс  одно- именными входами блока, первые информационные входы первого и второго мультиплексоров соответственно объединены и  вл ютс  третьими информационными входами блока, вторые информационные входы второго мультиплексора соответственно объединены с вторыми и третьими информационными входами первого мультиплексора и  вл ютс  четвертыми информационными входами блока, четвертые информационные входы первого и третьи информационные входы второго мультиплексоров соответственно объединены и  вл ютс  вторыми информационными входами блока, четвертые информационные входы второго мультиплексора  вл ютс  первыми информационными входами блока , выходы первого и второго мультиплексоров  вл ютс  соответственно первыми и вторыми выходами блока.

3.Кодер по п.1,отличающийс  тем, что второй блок коммутации содержит первый и второй мультиплексоры, первые и вторые управл ющие входы которых соответственно объединены и  вл ютс  одно- именными входами блока, первые информационные входы первого и второго мультиплексора объединены и  вл ютс  первыми входами второго блока коммутации , вторые информационные входы второ- го мультиплексора  вл ютс  вторыми информационными входами блока, третьи входы второго мультиплексора соответственно объединены с вторыми и третьими входами первого мультиплексора и  вл ют- с  четвертыми информационными входами блока, четвертые информационные входы первого и второго мультиплексоров соответственно объединены и  вл ютс  третьими информационными входами блока, выходы первого и второго мультиплексоров

 вл ютс  соответственно первыми и вторыми выходами блока.

4. Кодер по п.1,отличающийс  тем, что узел пам ти содержит блок оперативной пам ти, первый и второй счетчики импульсов , преобразователь кодов, мультиплексор и буферный регистр, информационные входы которого  вл ютс  информационными входами узла, тактовый вход буферного регистра объединен со счетными входами счетчиков импульсов и управл ющим входом мультиплексора и  вл етс  тактовым входом узла, входы обнулени  счетчиков им- пульсов объединены и  вл ютс  входом синхронизации узла, выходы буферного регистра подключены к информационным входам блока оперативной пам ти, управл ющие входы которого  вл ютс  входами узла, выходы первого счетчика импульсов соединены с первыми информационными входами мультиплексора , выходы второго счетчика импульсов через преобразователь кодов подключены к вторым информационным входам мультиплексора , выходы которого соединены с ад- ресными входами блока оперативной пам ти, выходы которого  вл ютс  выходами узла.

5. Кодер по п. 1,отличающийс  тем, что блок буферной пам ти содержит первый-третий буферные регистры, информационные входы первого и третьего буферных регистров соответственно объединены и  вл ютс  информационными входами блока, выходы первого буферного регистра соединены с информационными входами второго буферного регистра, выходы которого и выходы третьего буферного регистра  вл ютс  соответственно первыми и вторыми выходами блока, тактовый вход первого буферного регистра  вл етс  первым тактовым входом блока, тактовые входы второго и третьего буферных регистров объединены и  вл ютс  вторым тактовым входом блока.

7

4Г7Л+

i

V

k и ч i i ii

Ґ

14 Ц 4

19

VV

.

i3

Фиг 3

a

18

v

11

15

ii

20

П

L

26

21

21

ff

L JT

Z1

28

Фие,4

7

29