SU1709548A1 - Device for transmission of discrete information - Google Patents

Device for transmission of discrete information Download PDF

Info

Publication number
SU1709548A1
SU1709548A1 SU894691866A SU4691866A SU1709548A1 SU 1709548 A1 SU1709548 A1 SU 1709548A1 SU 894691866 A SU894691866 A SU 894691866A SU 4691866 A SU4691866 A SU 4691866A SU 1709548 A1 SU1709548 A1 SU 1709548A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
inputs
channel
last
Prior art date
Application number
SU894691866A
Other languages
Russian (ru)
Inventor
Евгений Федорович Капинос
Original Assignee
Войсковая Часть 11284
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 11284 filed Critical Войсковая Часть 11284
Priority to SU894691866A priority Critical patent/SU1709548A1/en
Application granted granted Critical
Publication of SU1709548A1 publication Critical patent/SU1709548A1/en

Links

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

Изобретение относитс  к передаче дискретной информации и может найти применение в системах св зи, передачи данных иввода-вывода информации. Цель изобретени  - повышение скорости передачи. Устройство содержит генератор тактовых импульсов, три элемента И, наборный блок, элемент ИЛИ, регистр сдвига, ключ, сумматор и преобразователь кода. В данном устройстве скорость передачи повышаетс  за счет того, что при передаче сообщений из кодовых комбинаций исключаютс  следующие непрерывно одна за другой нулевые посылки старших разр дов до второго разр да включительно. 1 з.п. ф-лы. 2 ил.The invention relates to the transmission of discrete information and can be used in communication systems, data transmission and input-output information. The purpose of the invention is to increase the transmission speed. The device contains a clock pulse generator, three AND elements, a dial, an OR element, a shift register, a key, an adder, and a code converter. In this device, the transmission rate is increased due to the fact that, when transmitting messages, the zero-consecutive zero bits of the high-order bits up to the second bit inclusively are excluded from the code combinations. 1 hp f-ly. 2 Il.

Description

Изобретение относитс  к передаче дискретной информации и может найти применение в системах св зи, передачи данных и ввода-вывода информации.The invention relates to the transmission of discrete information and can be used in communication systems, data transmission and input-output information.

Цель изобретени  - повышение скорости передачи.The purpose of the invention is to increase the transmission speed.

На фиг.1 изображена структурно-электрическа  схема устройства; на фиг.2 структурно-электрическа  схема преобразовател  кода.Fig. 1 shows a structural electrical circuit of the device; 2 is a block diagram of a code converter.

Устройство содержит генератор 1 тактовых импульсов, первый 2, второй 3 и третий 4 элементы И, наборный блок 5, элемент ИЛИ 6, регистр 7 сдвига, ключ 8, сумматор 9 и преобразователь 10 кода, который содержит элементы И 11 и элементы ИЛИ 12.The device contains a generator of 1 clock pulses, the first 2, second 3 and third 4 elements AND, dialer 5, element OR 6, shift register 7, key 8, adder 9 and code converter 10, which contains elements AND 11 and elements OR 12.

Устройство дл  передачи дискретной информации работает следующим образом.A device for transmitting discrete information works as follows.

Стартстопный режим устройства обес- печиваетс  замыканием контактов ключа 8.Start-stop mode of the device is ensured by closing the contacts of the key 8.

С выхода генератора 1 на входы первого 2 и второго 3 элементов И подаютс  тактовые импульсы. При наличии кодовой комбинации в наборном блоке 5 на вход младшего разр да регистра 7 сдвига и входы преобразовател  10 с других выходов наборного блока 5 подаютс  кодовые комбинации, а на третий вход второго элемента И 3 с сигнального выхода наборного блока 5 через ключ 8 подаетс  высокий потенциал, сигнализи рующий о готовности кодовой комбинации наборного блока 5 к передаче. Преобразователь 10 производит структурное сжатие информации старших разр дов (до второго включительно) кодовой комбинации, набранной в наборном блоке 5. Сигналы старших разр дов кодовой комбинации с выходом преобразовател  10 подаютс  на входы старших разр дов, начина  с второго, регистра 7 сдвига. Первый импульс, прошедший с выхода генератора 1 через второй элемент И 3, при наличии высокого потенциала на третьем входе второго элемента И 3 и нулевого потенциала на первом входе второго элемента И 3, на управл ющий вход регистра 7 сдвига, дает разрешение на запись поступающей параллельной кодовой комбинации на. входы регистра 7. Как только информаци  записываетс  в регистр 7 сдвига , на одном из выходов старших разр дов.From the output of the generator 1 to the inputs of the first 2 and second 3 elements And clock pulses are given. In the presence of a code combination in the dialing unit 5, the code combinations are supplied to the input of the lower bit of the shift register 7 and the inputs of the converter 10 from the other outputs of the dialing unit 5, and a high potential is supplied to the third input of the second element 3 from the signal output of the dialing unit 5 signaling the readiness of the code combination of the dial-up unit 5 for transmission. Converter 10 performs structural compression of the high-order bits (up to the second inclusive) of the code combination typed in the dialer 5. The signals of the high-order bits of the code combination with the output of the converter 10 are fed to the inputs of the higher bits, beginning with the second, shift register 7. The first pulse passed from the output of the generator 1 through the second element I 3, if there is a high potential at the third input of the second element I 3 and zero potential at the first input of the second element I 3, to the control input of the shift register 7, gives permission to record the incoming parallel code combination on. inputs of the register 7. As soon as the information is recorded in the shift register 7, at one of the outputs of the higher bits.

начина  с второго, регистра 7 по вл етс  высокий потенциал, соответствующий служебной единице, формируемой преобразователем 10 и записываемой в соответствующий разр д регистра 7. Одновременно на выходе элемента ИЛИ 6 по вл етс  высокий потенциал, жоторый сбрасывает набранную ранее кодовую комбинацию в наборном блоке 5 и дает разрешение на набор новой очередной кодовой комбинации, запрещает прохождение через второй элемент И 3 и разрешает прохождение через первый элемент И 2 тактовых импульсов с выхода генератора 1, запрещает прохождение через третий элемент И 4 сигналов с его второго входа. С выхода младшего разр да регистра 7 сдвига кодова  посылка младшего разр да кодовой комбинации, записанной в регистр 7 сдвига, через сумматор 9 поступает на выход устройства.beginning with the second, register 7, a high potential appears corresponding to the service unit formed by the converter 10 and written to the corresponding register bit 7. At the same time, a high potential appears at the output of the OR 6 element, which resets the previously typed code combination in the keypad 5 and gives permission to set a new regular code combination, prohibits the passage through the second element And 3 and allows the passage through the first element And 2 clock pulses from the output of the generator 1, prohibits the passage e via the third AND gate 4 signals from its second input. From the output of the low bit of the 7 shift register, the code parcel of the low bit of the code combination recorded in the shift register 7 through the adder 9 is fed to the output of the device.

Так как на управл ющем входе рзтстра 7 сдвига действует нулевой потенциал, запись по параллельным входам запрещаетс , и при сдвиге информации в регистр 7 сдвига записываютс  нули за счет подключенного входа приема последовательной информации к шине нулевого потенциала.Since a zero potential acts at the control input of the 7th shift, the recording of parallel inputs is prohibited, and when shifting information into the shift register 7, zeros are written due to the connected receive input of the serial information to the zero potential bus.

При записи в младший разр д регистра 7 сдвига последней (служебной) единицы, записанной в начале цикла работы устройства в соответствующий старший/) разр д регистра 7, на входах элемента ИЛИ б устанавливаютс  нулевые потенциалы, которые в свою очередь вызывают установление нулевого потенциала на выходе элемента ИЛИ 6. Нулевой потенциал с выхода последнего запрещает дальнейшее прохождение через первый элемент И 2 и разрешает прохождение через втщюЛ элемент И 3 импульсов с выхода гене(}атора 1 и совместно с высоким потенциажш с выхода младшего разр да регистра 7 устанавливает высокий потенциал на выходе третьего элемента И 4. Высокие потенциалы с выходов регистра 7 и третьего элемента И 4, поступающие на входы сумматора 9. суммируютс  в последнем и с выхода сумматора 9 на, выход устройства поступает высокий стоповый потенциал.When writing the last (service) unit recorded in the beginning of the cycle of operation of the device to the corresponding senior register register 7, the lower register bit 7, zero potentials are set at the inputs of the OR element, which in turn cause the zero potential to be set at the output of the element OR 6. The zero potential from the output of the latter prohibits further passage through the first element AND 2 and permits the passage through the element AND 3 of the pulses from the output of the gene (} Ator 1 and together with the high potential from the output of the young The register bit 7 sets a high potential at the output of the third element And 4. High potentials from the outputs of the register 7 and the third element And 4, coming to the inputs of the adder 9. are summed in the last and from the output of the adder 9 to, the device output receives a high stop potential.

При поступлении с наборного блока 5 новой кодовой комбинации на входы регистра 7 и преобразовател  10 цикл работы устройства повтор етс .When a new code combination arrives from the dial-up unit 5 at the inputs of the register 7 and the converter 10, the operation cycle of the device is repeated.

Преобразователь 10 кода работает следующим образом.Converter 10 code works as follows.

На входы преобразовател  10 подаютс  сигналы старших разр дов, начина  с второго , кодовых комбинаций, набранных в Наборном блоке 5, и сигнал высокого уровн  сSignals of higher bits are sent to the inputs of converter 10, beginning with the second, the code combinations dialed in Dialer 5, and the high level signal from

шины логической единицы. Преобразователь 10 выдает высокий уровень сигнала (служебную единицу):bus logical units. Converter 10 generates a high signal level (service unit):

на п тый выход при высоком уровне сигнала на п том входе;Fifth output with a high level signal at the fifth input;

на четвертый выход при низком (нулевом ) уровне сигнала на четвертом входе и высоком уровне сигнала на третьем входе; на третий выход при низком уровне сигналов на четвертом и третьем входах и высоком уровне сигнала на втором входе;to the fourth output with a low (zero) signal level at the fourth input and a high signal level at the third input; to the third output with a low signal level at the fourth and third inputs and a high signal level at the second input;

на второй выход при низком уровне сигнала на четвертом, третьем и втором входах и высоком уровне сигнала на первом входе;to the second output with a low signal level at the fourth, third and second inputs and a high signal level at the first input;

5 на первый выход при низком уровне сигнала на четвертом, третьем, втором и первом входах.5 to the first output with a low level signal on the fourth, third, second and first inputs.

Синхронный режим устройства обеспечиваетс  размыканием контактов ключа 8.The synchronous mode of the device is provided by opening the contacts of the key 8.

0 При наличии низкого потенциала на выходе элемента ИЛИ 6 на выходе устройства действует высокий потенциал, соответствующий символу синхронизации, при этом запрещаетс  прохождение тактовых0 If there is a low potential at the output of the element OR 6, a high potential corresponding to the synchronization symbol acts on the output of the device, while the passage of clock signals is prohibited

5 импульсов через первый элемент И 2 и разрешаетс  прохождение тактовых импульсов через второй элемент И 3. Прошедший через второй элемент И 3 тактовый импульс поступает на управл ющий вход регистра 75 pulses through the first element And 2 and the passage of clock pulses through the second element And 3 is allowed. The clock pulse passed through the second element And 3 is fed to the control input of register 7

0 и дает разрешение на запись поступающей на входы регистра 7 параллельной кодовой комбинации. В соответствующий разр д регистра 7 сдвига записываетс  служебна  единица , а в остальные старшие разр ды - нули,,в0 and gives permission to record incoming to the inputs of the register 7 parallel code combination. A service unit is written to the corresponding bit of the 7 shift register, and zero is written to the other high bits.

5 младшие - нули и единицы в соответствии со значением разр дов кодовой комбинации , действующей на входе регистра 7. Как только информаци  записываетс  в регистр 7 сдвига, на выходе элемента ИЛИ 6 по вл етс  высокий потенциал. Далее работа устройстваничем не отличаетс  от его работы в синхронном режиме.The 5 lower ones are zeros and ones in accordance with the value of the bits of the code combination acting at the input of register 7. As soon as the information is written to the shift register 7, a high potential appears at the output of the OR 6 element. Further, the operation of the device does not differ from its operation in the synchronous mode.

При записи в результате сдвига в младший разр д регистра 7 сдвига последнейWhen writing as a result of the shift in the lower half of the register of the shift of the last

5 (служебной) единицы, записанной в начале цикла работы устройства, в соответствующий старший разр д регистра 7 на входах э лемента ИЛИ 6, аодновременно и на-выходе элемента ИЛИ 6 устанавливаютс  нулевые потенциалы. Нулевой потенциал с выхода элемента ИЛИ 6 запрещает прохождение через первый элемент И 2 и разрешает прохождение через второй элемент И 3 импульсов с выхода генератора 1 и совместно с высоким потенциалом с выхода младшего разр да регистра 7 устанавливает высокий потенциал на выходе третьего элемента И 4. Высокие потенциалы с выходов регистра 7 и третьего злемента И 4, посту (тающие на входы сумматора 9, суммируютс  в последнем и с выхода сумматора 9 на выход устройства поступает высокий потенциал , соответствующий символу синхронизации .5 (service) unit, recorded at the beginning of the cycle of operation of the device, zero potentials are established at the inputs of the element OR 6, at the same time and at the output of the element OR 6, to the corresponding high bit of register 7. The zero potential from the output of the element OR 6 prohibits the passage through the first element AND 2 and permits the passage through the second element AND 3 pulses from the output of the generator 1 and together with the high potential from the output of the lower bit of the register 7 sets a high potential at the output of the third element And 4. High the potentials from the outputs of the register 7 and the third element I 4, the post (melting at the inputs of the adder 9 are summed up in the latter and from the output of the adder 9 the output of the device receives a high potential corresponding to the synchronization symbol.

При прохождении через второй элемент И 3 тактового импульса (после установлени  на выходе элемента ИЛИ 6 низкого потенциала ) на управл ющий вход регистра 7 сдвига цикл работы устройства повтор етс .When passing through the second element 3 of the clock pulse (after the low potential element OR 6 is established at the output) to the control input of the shift register 7, the operation cycle of the device is repeated.

Технические преимущества изобретени  состо т в повышении скорости передачи информации. Это обеспечиваетс  благодар  тому, что при передаче сообщений из кодовых комбинаций исключаютс  следующие непрерывно одна за другой нулевые посылки старших разр дов д,о второго разр да включительно.The technical advantages of the invention are to increase the speed of information transfer. This is ensured by the fact that when sending messages from the code combinations, the following zero-by-one higher order bits of the higher bits, of the second bit, inclusively, are eliminated.

Claims (2)

1. Устройство дл  передачи дискретной информации, содержащее регистр сдвига, выходы старших разр дов которого подключены к входам элемента ИЛИ, выход которого подключен к первым входам первого, второго и третьего элементов И, выход генератора тактовых импульсов подключен к вторым входам первого и второго элементов И, выходы которых подключены соответственно к синхронизирующему и ydравл ющему входам регистра сдвига, вход приема сигналов последовательного кода, вход и выход младшего .разр да которого соединены соответственно с шиной нулевого потенциала, выходом младшего разр да наборного блока и вторым входом третьего1. A device for transmitting discrete information containing a shift register, the outputs of the higher bits of which are connected to the inputs of the OR element, the output of which is connected to the first inputs of the first, second and third elements AND, the output of the clock generator connected to the second inputs of the first and second elements AND The outputs of which are connected respectively to the synchronizing and yd directing inputs of the shift register, the input signal of the serial code, the input and output of the minor digit of which are connected respectively to the bus the left potential, the output of the lower bit of the dial-up unit and the second input of the third элемента И, соединённого с первым входом сумматора, второй вход которого соединен с выходом третьего элемента И, сигнальный выход наборного блока через ключ подключен к третьему входу второго элемента И, а выход сумматора  вл етс  выходом устройства , отличающеес  тем, что, с целью повышени  скорости передачи, в него введен преобразователь кода, первые, второй входы и выходы которого соединены соответственно с выходом старших разр дов наборного блока, шиной единичного потенциала и входами старших разр дов регистра сдвига, а выход элемента ИЛИ подключен к входу блокировки наборного блока.And connected to the first input of the adder, the second input of which is connected to the output of the third element And, the signal output of the dialer block is connected via a key to the third input of the second element And, and the output of the adder is the output of the device, characterized in that transfer, a code converter is entered into it, the first, second inputs and outputs of which are connected respectively with the output of the higher bits of the dialer, the unit potential bus and the inputs of the higher bits of the shift register, and the output of nta OR is connected to the block input of the dialer. 2. Устройство по П.1, отличающеес   тем, что преобразователь кода содержит в каждом канале, кроме последнего, последовательно соединенные элемент И и элемент ИЛИ, а в последнем канале - элемент И, причем в каждом канале, кроме последнего , первый вход элемента И соединен с вторым входом элемента ИЛИ собственного канала и вторым входом элемента И последующего канала, выход элемента ИЛИ каждого канала, кроме первого, и выход элемента И последнего канала подключены к третьим входам элементов И предыдущих каналов и вторым входам элемента И первО го канала, второй вход элемента И последнего канала  вл етс  вторым входом преобразовател  кода, первыми входами и выходами которого  вл ютс  входы первых элементов И всех каналов, кроме последнего , и выходы элементов ИЛИ.2. The device according to claim 1, characterized in that the code converter contains in each channel, except the last, a series-connected AND element and an OR element, and in the last channel an AND element, and in each channel, except the last, the first input of the AND element connected to the second input of the element OR own channel and the second input of the element AND the subsequent channel, the output of the element OR of each channel except the first, and the output of the element AND of the last channel are connected to the third inputs of the elements AND of the previous channels and the second inputs of the element AND first th channel, a second input of the AND element is the last channel second input transducer code and outputs the first inputs of which are the first inputs of AND gates of all channels except the last, and outputs OR elements. ф1/г./F1 / year / Фиг.22
SU894691866A 1989-05-11 1989-05-11 Device for transmission of discrete information SU1709548A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894691866A SU1709548A1 (en) 1989-05-11 1989-05-11 Device for transmission of discrete information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894691866A SU1709548A1 (en) 1989-05-11 1989-05-11 Device for transmission of discrete information

Publications (1)

Publication Number Publication Date
SU1709548A1 true SU1709548A1 (en) 1992-01-30

Family

ID=21447829

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894691866A SU1709548A1 (en) 1989-05-11 1989-05-11 Device for transmission of discrete information

Country Status (1)

Country Link
SU (1) SU1709548A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР NJ1149427,кл. Н 04 L17/02,1982. *

Similar Documents

Publication Publication Date Title
US3961138A (en) Asynchronous bit-serial data receiver
SU1709548A1 (en) Device for transmission of discrete information
SU1149427A1 (en) Device for transmission of digital information
SU1746536A2 (en) Device for transmission of digital information
US3153701A (en) Regenerative repeater for a time division multiplex start-stop telegraph switching system
US4034404A (en) Signal combining system for binary pulse signals
RU1785023C (en) Information transmitting device
SU1061282A2 (en) Start-stop transmitter
US4374305A (en) Arrangement for regenerating start-stop signals and dial pulses
SU1598196A1 (en) Device for transmitting discrete information
SU1016848A1 (en) Device for transmitting and receiving discrete signals
SU1363479A1 (en) Apparatus for shaping international no. 2 telegraph code
SU1159164A1 (en) Serial code-to-parallel code translator
SU1383513A1 (en) Binary-to-unit-counting code converter
SU1518904A1 (en) Device for phasing electronic start-stop telegraph receiver
SU1520572A1 (en) Apparatus for transmitting messages
SU427466A1 (en) DECODERING DRIVE
SU1185633A1 (en) Device for transmission-reception of information
SU1193837A1 (en) Device for transmission and reception of digital information
SU1735860A1 (en) Two-channel computer interface unit
SU1081639A2 (en) Device for translating serial code to parallel code
SU1683017A1 (en) Modulo two check code generator
SU1193827A1 (en) Series-to-parallel translator
SU1762307A1 (en) Device for information transfer
SU1589417A1 (en) Device for data transmission and reception