SU1709302A1 - Device for performing operations on finite field members - Google Patents

Abstract

Изобретение относитс  к вычислитель-- ной технике и может быть использовано вкодирующих и декодирующих устройствах двоичных кодов, проверочные матрицы которых содержат элементы конечных полей GFThe invention relates to computing technique and can be used in encoding and decoding devices of binary codes whose check matrices contain elements of finite fields GF.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в кодирующих и декодирующих устройствах двоичных кодов, проверочные матрицы которых содержат элементы конечных полей GFCa). The invention relates to computing and can be used in binary coding and decoding devices whose check matrices contain elements of finite fields (GFCa).

Цель изобретени  - расширение функциональных возможностей за счет выполнени  операции делени .The purpose of the invention is to expand the functionality by performing a division operation.

На фиг. 1 изображена схема устройства; на фиг. 2 - схема модул  умножени .FIG. 1 shows a diagram of the device; in fig. 2 is a multiplication module diagram.

Устройство (фиг. 1) содержит первый 1, выполненный в виде регистра, и второй 2, выполненный в виде счетчика, буферные узлы пам ти, модуль 3 умножени , элемент НЕ 4, первый 5 и второй 6 элементы И ЛИНЕ , элемент 7 пам ти, первый 8 и второй 9 элементы И, выход 10 неопределенности результата устройства, тактовый вход 11 устройства , вход 12 кода операции устройства , выход 13 разрешени  занесени  полинома делимого.The device (Fig. 1) contains the first 1, made in the form of a register, and the second 2, made in the form of a counter, memory buffer nodes, multiplication module 3, the HE element 4, the first 5 and the second 6 elements AND LINE, the memory element 7 , the first 8 and second 9 elements And, the output 10 of the uncertainty of the result of the device, the clock input 11 of the device, the input 12 of the operation code of the device, the output 13 of the resolution of recording the dividend polynomial.

Модуль 3 умножени  (фиг.2} содержит т элементов И 14, т-1 блоков 15 матричного преобразовани  и m многовходовых сумматоров 16.Module 3 multiplication (Fig.2} contains tons of elements AND 14, t-1 of blocks 15 of matrix transformation and m multi-input adders 16.

Индексы при номерах элементов, входов и выходов элементов и блоков устройства , измен ющиес  от 1 до m включительно, определ ют их соответствие коэффициентам при тех степен х фиктивной оеременной в полиномах-операндах, значени  которых на единицу меньше значений индексов .The indices for the numbers of elements, inputs and outputs of the elements and units of the device, varying from 1 to m inclusive, determine their correspondence to coefficients for those powers of the fictitious variable in the polynomials-operands whose values are one less than the values of the indices.

Устройство работает следующим обрйзом .The device works as follows.

В исходном состо нии (фиг. 1) буферные узлы 1 и 2 пам ти и элемент 7 пам ти обнулены .In the initial state (Fig. 1), the buffer nodes 1 and 2 of the memory and the memory element 7 are reset.

На вход 11 устройства подаетс  непрерывна  сери  тактовых импульсов, а на все остальные входы устройства - сигналы О соответственно. При этом на выходе элемента 7 пам ти, на выходах буферных узлов 1 и 2 пам ти формируютс  сигналы О. Зна .чит, на входы элементов И 8 и 9, подсоединенные к выходу элементам пам ти, на все входы модул  3 умножени , на всех входы элемента 5 ИЛИ-НЕ поступают сигналы О соответственно. Следовательно, на выходе элемента 5 ИЛИ-НЕ, на выходах элементов И 8 и 9, а также на выходах модул  3 умножени , по значению входных п6линомов-соМножителей , равных нулю (фиг.2), формируютс  сигналы О соответственно. При этом, на вход элемента НЕ 4 (фиг.1) поступает сигнал О, и на его выходе формируетс  сигнал 1. Следовательно, на первый вход элемента 6 ИЛИ-НЕ поступает сигнал 1. Поэтому, на его выходе, а значит.A series of clock pulses is applied to the device input 11, and to all other device inputs, the signals O, respectively. At the same time, at the output of the memory element 7, at the outputs of the buffer nodes 1 and 2 of the memory, signals O are generated. the inputs of element 5 OR do NOT receive signals O respectively. Consequently, at the output of element 5 OR-NOT, at the outputs of elements AND 8 and 9, as well as at the outputs of module 3 multiplication, according to the value of input p6 clinomas-multipliers equal to zero (Fig. 2), signals O are generated respectively. At the same time, signal O is received at the input of element 4 (figure 1), and signal 1 is generated at its output. Therefore, signal 1 arrives at the first input of element 6 OR-NOT. Therefore, at its output, which means.

на выходе 13 устройства и на входе установки в О элемента 7 пам ти, сформирован сигнал О.At output 13 of the device and at the input of the installation in memory element 7, signal O is generated.

Поскольку на входы элементов И 8 и 9Since the inputs of the elements And 8 and 9

поступают сигналы О то на их выходах, а следовательно, на выходе 10 устройства и на втором (сч етном) входе буферного узла 2 пам ти сформированы сигналы О соответственно . Значит, сигналы на выходах буфер0 ного узла 2 пам ти не измен ютс .O signals arrive at their outputs, and therefore, at the output 10 of the device and at the second (secondary) input of the buffer node 2 of the memory, signals O are generated, respectively. This means that the signals at the outputs of the buffer node 2 of the memory do not change.

При выполнении устройством операции умножени  двух полиномов над конечным полем GF() на информационные входы буферных узлов 1 и 2 пам ти подаютс  сигналы, соответствующие коэффициентам первого и втЬро.го полиномов-сомножителей соответственно.When the device performs the operation of multiplying two polynomials over the final field GF (), the information inputs of the buffer nodes 1 and 2 of the memory are given the signals corresponding to the coefficients of the first and second three polynomials of factors, respectively.

Значит, на выходах буферных узлов 1 и 2 пам ти формируютс  и подаютс  на входыThis means that at the outputs of the buffer nodes 1 and 2, the memory is formed and fed to the inputs

0 первой и второй групп,модул  3 умножени  (фиг.1. 2) си-налы, соответствующие коэффициентам первого и второго полиномовсомножителей соответственно.0 of the first and second groups, module 3 multiplication (Fig. 1. 2) signals, corresponding to the coefficients of the first and second polynomial multipliers, respectively.

На выходах модул  3 умножени ,  вл ющихс  выходами устройства, формируютс  потенциалы, соответствующие коэффициентам полинома-произведени . Св зь выхода элемента 7 пам ти и входа элемента 8 И не разрешает формирование на выходеAt the outputs of the module 3 multiplication, which are the outputs of the device, potentials are formed, corresponding to the coefficients of the polynomial-product. The connection of the output of the memory element 7 and the input of the element 8 does not permit the formation of an output

0 элемента 8 И, а значит, и на выходе 10 неопределенности результата устройства сигнала 1 при выполнении устройством операции умножени  полиномов.0 element 8 And, and therefore, at output 10, the uncertainty of the result of the device signal 1 when the device performs the operation of multiplying polynomials.

При выполнении устройством операцииWhen the device performs an operation

5 делени  двух полиномов над конечными пол ми GF() в исходном состо нии на информационные входы буферного узла 1 пам т 1 подаютс  сигналы, соответствующие коэффициентам полинома-делител .Five divisions of the two polynomials over the end fields GF () in the initial state into the information inputs of the buffer node 1 of the memory 1 are given signals corresponding to the coefficients of the divisor polynomial.

0 При этом на входы элемента 5 ИЛИ-НЕ и на входы первой группы модул  3 умножени  подаютс  сигналы, соответствующие коэффициентам полинома-делител , а на входы второй группы - сигналы О, Значит, на0 At the same time, the inputs of element 5 OR-NOT and the inputs of the first group of module 3 multiplication are given signals corresponding to the coefficients of the polynomial-divider, and the inputs of the second group are signals O, So,

5 выходах модул  3 умножени  формируютс  сигналы О, т.е. не измен ютс . Если значени  всех коэффициентов полинома-делител  равны нулю, то на выходе элемента 5 ИЛИ-НЕ, а значит, и на выходе элемента 8The 5 outputs of the multiplication module 3 generate O signals, i.e. do not change. If the values of all coefficients of the polynomial-divisor are zero, then the output of element 5 is OR NOT, and therefore, the output of element 8

0 И формируетс  сигнал Г. Дл  осуществлени  начала выполнени  операции делени  необходимо на вход 12 кода операции устройства подать сигнал 1. При этом элемент 7 пам ти по очередному тактовому0 And a signal H is formed. In order to start the execution of the division operation, it is necessary to input signal 1 at input 12 of the operation code of the device.

5 импульсу на его тактовом входе установитс  в единичное состо ние и на его выходе; а значит, и на входе элемента 9 И и на входе элемента 8 И сформируетс  сигнал 1.5, the pulse at its clock input will be set to one and its output; hence, at the input of element 9A and at the input of element 8A, a signal 1 is formed.

Если значени  всех коэффициентов полинома-делител  равны нулю, то на выходе элемента 8 И, а значит, и на выходе 10 устройства сформируетс  сигнал 1, который указывает на то, что осуществл етс  операци  делени  на нуль, котора  в поле полиномов GF(2) не определена. В этом случае операци  делейи  устройством не выполн етс .If the values of all the coefficients of the divisor polynomial are zero, then the output of element 8 I, and therefore the output 10 of the device, a signal 1 is formed, which indicates that the division by zero operation is performed, which in the field of polynomials GF (2) not determined. In this case, the operation of the device is not performed.

Если хот  бы один из коэффициентов поли и ома-делител  равен единице, то на выходе элемента 5 ИЛИ-НЕ, а значит, и на выходе 10 устройства через элемент 8 И сформируетс  сигнал О. На выходе элемента 6 ИЛИ-НЕ также сформируетс  сигнал О, так как на. выходах модул  3 умножени  по. сигналам 0 на всех входах его второй группы формируютс  сигналы О.If at least one of the coefficients of the poly and ohm-divider is equal to one, then the output of element 5 is OR NOT, and therefore the output 10 of the device through element 8 and the signal O is generated. The output of element 6 OR is NOT the signal O since on. outputs of module 3 multiply by. signals 0 on all inputs of its second group are formed signals O.

Значит, на обнул ющем входе элементаThis means that at the zero input of the element

7пам ти и на выходе 13 разрешени  занесени  полинома-делимого устройства формируютс  сигналы О и элемент 7 пам ти остаетс  в единичном состо нии. При этом тактовые импульсы, поступающие с тактового входа 11 устройства на вход элемента7, the signals O are formed at the output 13 of the resolution of the entry of the polynomial-divisible device, and the memory element 7 remains in a single state. In this case, the clock pulses from the clock input 11 of the device to the input element

9 И и по сигналу 1 на его другом входе, соединенном с выходом,элемёнта 7 пам ти, проход т на выход элемента 9 И и поступают на второй (счетный) вход буферного узла 2 пам ти. В этом случае сигналы на выходах модул  3 умножени  будут измен тьс  и соответствовать коэффициентам полиномапроизведени  при умножении полиномаделител , записанного в буферном уЭле 1 пам ти и полинома, сформированного в буферном узле 2 пам ти.9 And the signal 1 at its other input, connected to the output of memory element 7, passes to the output of element 9 AND and goes to the second (counting) input of buffer node 2 of memory. In this case, the signals at the outputs of the multiplication module 3 will change and correspond to the polynomial coefficients when multiplying the polynomializer recorded in the buffer memory 1 and the polynomial generated in the buffer memory 2.

Поступление тактовых импульсов на второй (счетный) вход буферного узла 2 пам ти продолжаетс  до тех пор, пока на выхрдах модул  3 умножени  не сформируютс  сигналы, соответствующие полиномуединице пол  GF (), т.е. на входе элемента НЕ 4 сформируетс  сигнал Г, а на т-1 входах элемента 6 ИЛИ-НЕ - сигналы О.The arrival of the clock pulses at the second (counting) input of the buffer node 2 of the memory continues until the signals corresponding to the polynominiunit field GF (), i.e., are generated at the outputs of module 3 multiplication. at the input of the element NOT 4, a signal G will be generated, and at the t-1 inputs of the element 6 OR NOT signals O.

8этом случае на выходе элемента ФИЛИНЕ сформируетс  сигнал 1. Значит, на выход 13 разрешени  занесени  полиномаделимого и на обнул ющий вход элемента 7 пам ти подаетс  сигнал 1 и элемент 7 пам ти установитс  в нулевое состо ние. При этом по сигналу.О на его выходе, а значит, и на входе элемента 9 И тактовые импульсы через элемент 9 И на вторр (счетный) вход буферного узла 2 не проход т и, следовательно , состо ние буферного узла 2 пам тиIn this case, a signal 1 is formed at the output of the element FILINE. Hence, the output of the resolution of insertion of the multi-functional and the output of the memory element 7 is signaled to 1 and the memory element 7 is set to zero. At the same time, the signal.O. at its output, and therefore, at the input of element 9, and the clock pulses through element 9 AND to the second (counting) input of the buffer node 2 do not pass and, therefore, the state of the buffer node 2 memory

не измен етс .does not change.

По сигналу Гна выходе 13 устройства в буферный узел 1 пам ти по его информационным входам занос тс  коэффициенты, соответствующие полиному-делимому, а на вход 12 устройства подаетс  сигнал О. ПриAccording to the Gn signal, the output 13 of the device to the buffer node 1 of the memory, according to its information inputs, the coefficients corresponding to the polynomial are entered, and the signal O is given to the input 12 of the device.

этом, на выходах модул  3 умножени  формируютс  сигналы, соответствующие полиному-частному от делени  полиномаделимого на полином-делитель над конечным полем GF (2).In this case, at the outputs of module 3 multiplications, signals are formed that correspond to the polynomial-partial dividing the polynomial by the divisor polynomial over the final field GF (2).

Дл  осуществлени  каждой следующей операции необходимо устройство сначала перевести в исходное состо ние и выполнить описанные шаги работы устройства.To perform each of the following operations, it is necessary to first reset the device to its original state and carry out the described operation steps of the device.

Claims (1)

Формула изобретени  Устройство дл  выполнени  операций над элeмeнtaми конечных полей, содержащее два буферных узла пам ти, причем первый из них выполнен в виде регистра, и модуль умножени , состо щий из матрицы mxm элементов И (т-разр дность операндов ), т-1 блоков матричного преобразовани  и; m многовходовых сумматоров, причем вход первого и первый вход второго буфернь узлов пам ти соединены соответственно с первым и вторым информационными входами устройства, j-й выход первого буферного узла пам ти соединен с первыми входами m элементов И в каждом j-м столбце матрицы модул  умножени  .- . ff номер столбца),-й выход второго буферного узла пам ти соединен с J-M входом первого блока матричного преобразовани  модул  умножени  и вторым входом 1, 1)-го элементаИ матрицы модул  умножени  (,.... m номер строки), Ьй выход К-го блока матричного преобразовани  которого соединен с 1-м входом (К+1)-го блока матричного преобразовани  и вторым входом (f, К+1)-го элемента И матрицы модул  умножени  (...., т-1), выходы (I, j)-x элементов И матрицы которого соединены с соответствующими входами m многовходовых сумматоров, выходы которых соединены с выходами результата устройства, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет выполнени  операции делени , в него введены два элемента ИЛИ-НЕ, элемент НЕ, элемент пам ти и два элемента И, а второй буферный узел пам ти выполнен в виде счетчика, при этом выхо; ы первого буферного узла пам ти соединены с входами первого элемента ИЛИ-НЕ, выход которого соединен с первым входом первого элемента И, выход которого соединен с выходом неопределенности результата устройства, выход разрешени  занесени  ролинома делимого которого соединен с выходом второго элемента ИЛИНЕ и входом установки в О элемента пам ти, информационный вход которого соединен с входом кода операции устройства, тактовый вход которого срединен с тактовым входом элемента пам ти и первым входом второго элемента И, второй вход которого соединен с выходом элемента пам ти и вторым.входом первого элемента И, а выход - с вторым входом второго буферного уэла пам ти, выходы многовходовых сумма- 5 The invention The device for performing operations on elements of finite fields, containing two buffer nodes of the memory, the first of which is made in the form of a register, and a multiplication module consisting of a matrix of mxm elements And (t-bit operands), t-1 blocks matrix transformation and; m multi-input adders, the first and the first inputs of the first memory node are connected to the first and second information inputs of the device, the jth output of the first buffer memory node is connected to the first inputs of m elements AND in each jth column of the multiplication matrix .-. ff column number), the th output of the second buffer node of the memory is connected to the JM input of the first matrix transformation unit of the multiplication module and the second input of the 1, 1) th element of the matrix of the multiplication module (... .... m line number), L output K th block of the matrix transformation which is connected to the 1st input of the (K + 1) th block of the matrix transformation and the second input of the (f, K + 1) th element AND of the matrix of the multiplication module (...., t-1), the outputs (I, j) -x of the elements And the matrix of which is connected to the corresponding inputs m of multi-input adders, the outputs of which are connected to the outputs of the re Ulta device, characterized in that, in order to expand the functionality by performing a division operation, two OR-NOT elements, a NOT element, a memory element and two AND elements are entered into it, and the second buffer memory node is designed as a counter, at the same time out; The first buffer node of the memory is connected to the inputs of the first OR-NOT element, the output of which is connected to the first input of the first element AND, the output of which is connected to the output of the device result uncertainty, the output of enabling the entry of the roll-type of the dividend which is connected to the output of the second element ORINE and the installation input About the memory element, the information input of which is connected to the input of the operation code of the device, the clock input of which is central with the clock input of the memory element and the first input of the second element AND, the second input to the second is connected to the output of the memory element and the second input of the first element I, and the output to the second input of the second buffer memory well, the outputs of the multi-input sums 5 Г торов с Йторого по т-й соединены с (т+1) входами второго элемента ИЛИ-НЕ, т-й вход которого через элемент НЕ соединен с выходом первого многовходового сумматора .The tori from Ytori by the t-th are connected to (t + 1) inputs of the second OR-NOT element, the t-th input of which is NOT connected to the output of the first multi-input adder via the element. . V «мим. V "mime 77/77 / /5,/five, J J fSfS I РУ-I RU- /5,/five, ISffj jIsffj j