SU1707755A1 - Threshold device with threshold of two - Google Patents

Abstract

Изобретение относитс  к микроэлектронике и импульсной технике и преднззна- ченб дл  реализации пороговой функции с порогом два, завис щей от дев ти двоичных переменных. Цель изобретени  - расширение области применени  логического модул  за счет реализации пороговой функции от дев ти двоичных переменных. Поставленна  цель достигаетс  тем, что логический модуль содержит дес ть элементов ИЛИ-НЕ 1 - 10, два элемента равнозначности 11 и 12, четыре элемента неравнозначности 13 - 16, четыре элемента И-НЕ 17-20, элемент НЕ 21, дев ть входных 22 - 30 и одну выходную 31 шины. Логический модуль работает следующим образом. На входные шины подаютс  двоичные переменные Xi...Xg (в произвольном пор дке). На выходной шине формируетс  мажоритарна  функци  с порогом два F F(Xi. X2) согласно соотношению F 1, если Xi 2: F 0 I 1 если 2, Xi 1. 7 ил i 1 (Л СThe invention relates to microelectronics and pulse engineering, and is intended to implement a threshold function with a threshold of two, depending on nine binary variables. The purpose of the invention is to expand the scope of application of the logic module by implementing the threshold function of nine binary variables. The goal is achieved by the fact that the logical module contains ten elements OR NOT 1 - 10, two elements of equivalence 11 and 12, four elements of inequality 13 - 16, four elements AND-NOT 17-20, element NOT 21, nine input 22 - 30 and one output 31 tires. Logic module works as follows. Binary variables Xi ... Xg (in arbitrary order) are fed to the input buses. A major function is formed on the output bus with a threshold of two F F (Xi. X2) according to the ratio F 1 if Xi 2: F 0 I 1 if 2, Xi 1. 7 il i 1 (L Л

Description

3535

UU

XX

3939

иand

3232

3131

JSJs

ФИГ. 2FIG. 2

Фиг. 3FIG. 3

ФИГ. 4FIG. four

Фиг. 5FIG. five

ФИГ. 6FIG. 6

ItIt

Фиг. 7FIG. 7

Claims (1)

Формула изобретенияClaim Пороговое устройство с порогом два, содержащее четыре элемента И-НЕ и четыре элемента неравнозначности, отличающееся тем, что, с целью расширения области применения за счет реализации пороговой функции от девяти двоичных переменных с порогом два, оно содержит элемент НЕ, два элемента равнозначности и десять элементов ИЛИ-HE, первая входная шина первого из которых соединена с первой входной шиной устройства и первой входной шиной второго элемента ИЛИ-НЕ, вторая входная шина которого соединена с второй входной шиной устройства и первой входной шиной третьего элемента ИЛИНЕ. вторая входная шина которого соединена с третьей входной шиной устройства 5 и второй входной шиной первого элемента ИЛИ-HE, выходная шина которого соединена с·первой входной шиной четвертого элемента ИЛИ-HE и первой входной шиной первого элемента И-НЕ. вторая входная шина которого соединена с выходной шиной третьего элемента ИЛИ-HE и второй входной шиной четвертого элемента ИЛИ-HE, третья входная шина которого соединена с выходной шиной второго элемента ИЛИ-HE, а выходная шина - с первой входной шиной пятого элемента 15 ИЛИ-HE, выходная шина которого соединена с первой входной шиной первого элемента неравнозначности, вторая входная шина которого соединена с выходной шиной шестого элемента ИЛИ-HE, первая 20 входная шина которого соединена с выходной шиной первого элемента равнозначности, вторая входная шина соединена с выходной шиной первого элемента И-НЕ и первой входной шиной седьмого элемента ИЛИ-HE, вторая входная шина которого соединена с выходной шиной второго элемента равнозначности, третья выходная шина соединена с второй входной шиной пятого элемента ИЛИ-HE и выходной ши- 30 ной элемента НЕ, входная шина которого соединена с выходной шиной восьмого элемента ИЛИ-HE, 1-я (1=1,2) входная шина которого соединена с i-й входной шиной первого элемента равнозначности и (РЗ)-й входной шиной устройства. (1+5)-я входная шина которого соединена с l-й входной шиной девятого элемента ИЛИ-HE и 1-й входной шиной второго элемента неравнозначности, выходная шина которого соединена с первой входной шиной второго 10 элемента И-НЕ, выходная шина которого соединена с первой входной шиной второго элемента равнозначности, вторая входная шина которого соединена с выходной шиной четвертого элемента И-НЕ, первая входная шина которого соединена с выходной шиной девятого элемента ИЛИНЕ и первой входной шиной третьего элемента И-НЕ, вторая входная шина соединена с выходной шиной третьего элемента неравнозначности, l-я входная шина которого соединена с (1+7)-й входной шиной устройства и l-й входной шиной десятого элемента ИЛИ-HE, выходная шина которого соединена с второй входной шиной второго элемента И-НЕ и второй входной шиной третьего элемента И-НЕ, 25 третья входная шина которого соединена с выходной шиной первого элемента равнозначности, а выходная шина - с первой входной шиной четвертого элемента равнозначности, вторая входная шина которого соединена с выходной шиной седьмого элемента ИЛИ-HE, а выходная шина - с выходной шиной устройства.A threshold device with a threshold of two, containing four AND elements and four elements of disambiguity, characterized in that, in order to expand the scope by implementing a threshold function of nine binary variables with a threshold of two, it contains an element of NOT, two elements of equivalence and ten OR-HE elements, the first input bus of the first of which is connected to the first input bus of the device and the first input bus of the second OR-NOT element, the second input bus of which is connected to the second input bus of the device and the first input Noah bus third element ILINE. the second input bus of which is connected to the third input bus of the device 5 and the second input bus of the first OR-HE element, the output bus of which is connected to the first input bus of the fourth OR-HE element and the first input bus of the first AND-NOT element. the second input bus which is connected to the output bus of the third OR-HE element and the second input bus of the fourth OR-HE element, the third input bus which is connected to the output bus of the second OR-HE element, and the output bus to the first input bus of the fifth element 15 OR- HE, the output bus of which is connected to the first input bus of the first disambiguation element, the second input bus of which is connected to the output bus of the sixth OR-HE element, the first 20 input bus of which is connected to the output bus of the first equivocal element, second the input bus is connected to the output bus of the first AND-NOT element and the first input bus of the seventh OR-HE element, the second input bus of which is connected to the output bus of the second equivalence element, the third output bus is connected to the second input bus of the fifth OR-HE element and the output bus 30th element NOT, the input bus of which is connected to the output bus of the eighth element OR-HE, the 1st (1 = 1,2) input bus of which is connected to the i-th input bus of the first equivalence element and the (РЗ) -th input bus of the device . The (1 + 5) -th input bus of which is connected to the l-th input bus of the ninth OR-HE element and the 1st input bus of the second disambiguation element, whose output bus is connected to the first input bus of the second 10 AND-NOT element, whose output bus connected to the first input bus of the second equivalence element, the second input bus of which is connected to the output bus of the fourth AND-NOT element, the first input bus of which is connected to the output bus of the ninth ORINE element and the first input bus of the third AND-NOT element, the second input bus is connected with the output bus of the third element of ambiguity, the l-th input bus of which is connected to the (1 + 7) -th input bus of the device and the l-th input bus of the tenth element OR-HE, the output bus of which is connected to the second input bus of the second element AND-NOT and a second input bus of the third AND-NOT element, 25 whose third input bus is connected to the output bus of the first equivalence element, and the output bus is connected to the first input bus of the fourth equivalence element, the second input bus of which is connected to the output bus of the seventh OR-HE element, and you odnaya tire - with the output bus of the device. ФИГ. 3FIG. 3 ФйГ. 2FiG. 2 ФИГ. 4FIG. 4 ФИГ. 6FIG. 6 ФИГ. 5FIG. 5 Фиг. 7FIG. 7