SU1656684A1 - Дельта-сигма-кодер - Google Patents
Дельта-сигма-кодер Download PDFInfo
- Publication number
- SU1656684A1 SU1656684A1 SU894710762A SU4710762A SU1656684A1 SU 1656684 A1 SU1656684 A1 SU 1656684A1 SU 894710762 A SU894710762 A SU 894710762A SU 4710762 A SU4710762 A SU 4710762A SU 1656684 A1 SU1656684 A1 SU 1656684A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- outputs
- digital
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике. Его использование позвол ет повысить точность кодера. Дельта-сигма-кодер содержит вычитатель 1, сумматор 2, источник 5 опорного напр жени , элементы И 6,7,счетчики 11, импульсов , цифроаналоговые преобразователи (ЦАП) 14, 15, компараторы 17-19, элемент ИЛИ 20, элемент НЕ 24 и дискретизатор 25 Благодар введению сумматоров 3, 4, элементов И 8-10, счетчика 13 импульсов, ЦАП 16. блока 21 коммутации, кодопреобразовател 22 и генератора 23 равномерно распределенного шума в кодере достигаетс повышение точности без увеличени разр дности ЦАП 3 ил . 1 табл. f Ё
Description
2В
№
Os СЛ Os О 00 4
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах передачи аналоговых сигналов.
Цель изобретени - повышение точности кодера.
На фиг. 1 изображена блок-система; на фиг. 2 - пример выполнени счетчика импульсов; на фиг. 3 - временные диаграммы работы кодера.
Дельта-сигма-кодер содержит вычита- тель 1, первый - третий сумматоры 2-4, источник 5 опорного напр жени , первый - п тый элементы И 6-10, первый - третий счетчики 11-13 импульсов, первый - третий цифроаналоговые преобразователи (ЦАП) 14-16, первый-третий компараторы 17-19, элемент ИЛИ 20, блок 21 коммутации, кодопреобразователь 22,генератор 23 равномерно распределенного шума, элемент НЕ 24 и дискретизатор 25.
На фиг, 1 обозначены информационный вход 26, тактовый вход 27 и выход 28 кодера.
Пример выполнени счетчика 11 (12 и 13) импульсов на D-триггерах 29-32 приведен на фиг. 2.
Дискретизатор 25 может быть реализован в виде D-триггера. Кодопреобразователь 22 представл ет собой схему, реализующую требуемую таблицу истинности , и может быть выполнен, например, на ПЗУ.
Блок 21 коммутации представл ет собой , например, набор элементов И, первые входы которых вл ютс информационными входами блока 21, а вторые входы объединены в управл ющий вход блока 21.
На фиг. 3 обозначены следующие сигналы: а - тактовые импульсы Del б - сигналы на выходах первого ЦАП 14 (а), второго ЦАП 15 (Ь) и третьего сумматора 5 (с); в - сигналы а на выходе элемента НЕ 24; г - выходна цифрова последовательность L(t) на выходе 28; д - сигналы / на выходе элемента ИЛИ 20.
Дельта-сигма-кодер работает следующим образом.
Входной сигнал X(t) поступает на вычи- татель 1 и сумматор 2, которые предназначены дл формировани размера шага первого 14 и второго 15 ЦАП соответственно . В зависимости от напр жени на выходе первого компаратора 17 тактовые импульсы Uc с входа 27 поступают либо на счетный вход первого счетчика 11. либо, противофа- за, на счетный вход второго счетчика 12.
Если предположить, что на вход 26 кодера поступает положительное напр жение X(t), наход щеес в пределах 0 X(t)V, где
V - напр жение источника 5, и не измен ющеес во времени, то в этом случае сигнал а на выходе первого ЦАП 14 будет меньше сигнала b на выходе второго ЦАП 15 и на
выходе первого компаратора 17 по витс логический О, а на выходе элемента НЕ 24 - логическа 1. Таким образом, в момент прихода тактового импульса на вход первого элемента И 6 состо ние первого ЦАП 14
0 изменитс на единицу. В случае, если напр жение на выходе первого ЦАП 14 по- прежнему будет меньше напр жени на выходе второго ЦАП 15, компаратор 17 останетс в том же состо нии, в противном
5 случае в момент по влени следующего тактового импульса изменитс состо ние второго счетчика 12 и ЦАП 14.
Таким образом, осуществл етс отсчет шагов на выходе первого ЦАП 14, размер
0 которых пропорционален разности V-X(t), относительно шагов на выходе второго ЦАП 15, размер которых пропорционален сумме V+X(t) с тем же коэффициентом пропорциональности , причем остаток от каждого пред5 ыдущего отсчета будет переноситьс на следующий отсчет. Непрерывность отслеживани определ етс разр дностью первого 14 и второго 15 ЦАП, т. е. временем прохождени полного цикла от начала счета
0 до сброса.
Дл увеличени точности преобразовани необходимо увеличивать разр дность ЦАП, т. е. увеличивать длину кодовой комбинации , определ ющей точность отслежива5 ни , однако практически это невозможно достигнуть. Сущность увеличени точности преобразовани в данном кодере заключаетс в статистической оценке остаточной разности между отсчетами,
0 пропорциональными разности V-X(t) и сумме V+X(t) в момент сброса, и учете этой оценки дл формировани сигнала сброса. Дл того, чтобы статистическа оценка производилась правильно, необходимо, чтобы на5 пр жение шума в момент сброса (заштрихованные пр моугольники на фиг. 3) строго соответствовало разности V-X(t) в случае, если Х(т)0, или сумме V+X(t), если X(t)0, т. е. должно быть равно размеру
0 меньшего шага. Это достигаетс с помощью третьего счетчика 13, который управл етс счетными импульсами, формируемыми четвертым 9 и п тым 10 элементами И и элементом ИЛИ 20 так, чтобы количество
5 импульсов было равно количеству пачек независимо от их длины и содержани (нулевые или единичные).
В этом случае состо ние третьего счетчика 13 (и одного из счетчиков 11 или 12 в зависимости от пи,.прности X(t))e момент
п
сброса будет соответствовать комбинации, оценивающей отношение V-t-X(t) (t). Действительно, если состо ние счетчика, управл ющего ЦАП с меньшим размером шага, в момент заполнени будет соответствовать комбинации с номером 2т-1, где т - разр дность счетчиков и ЦАП, то состо ние другого счетчика, управл ющего ЦАП с большим размером шара, будет соответствовать комбинации с номером (2m-1)/n, где п - длина пачки, т. е., если X(t)0, то на первый счетчик 11 поступают импульсы в п раз чаще, чем на второй счетчик 12 и соответственно , в момент заполнени первого счетчика 11, на втором счетчике 12 и на третьем счетчике 13 будет комбинаци в п раз меньша . Если известны п и V, то всегда можно определить V-X(t) из следующего соотношени :
V+ X(t) , V - X(t)
(V-X(t)FfTV.(1)
Дл регулировани напр жени равномерно распределенного шума примен етс третий ЦАП 16, на вход опорного напр жени которого подаетс сигнал S(t) с выхода генератора 23 равномерно распределенного шума. Блок 21 коммутации и кодопреобразователь 22 предназначены дл соответствующего управлени шумовым сигналом S(t) во времени и по уровню. Дл правильной оценки остаточной разности между отсчетами необходимо, чтобы напр жение равномерно распределенного шума S(t) было равно размеру меньшего шага с учетом (1):
V - (t).
2m-1 (2m-1)(n+1) Поскольку
2т -1
S(t)Sa,cC
п -
i
где I - номер кодовой комбинации на счетчиках 11-13 в момент сброса,
го М1 2V Ч
IS(t)«c-} .(2() S (т)МЗКс
пГО
-1 +I где
S (
2т -1
Кодопреобразователь 22 осуществл преобразование комбинации с номером комбинацию с номером j так, что 21J
2т -1 +1 2т -Г
2(2т-1) -I .
. 2т -1 + i В таблице приведен данные дл построени кодопреобразовател 22 на примере 4-х разр дной кодовой комбинации:
Как видно из фиг. 36. в момент сброса осуществл етс сравнение сигнала b с шумовым сигналом с. В зависимости от величины остаточной разности Ји напр жени шума S(t) возможны два варианта: вариант 1 - S(t) Ј- сигнал сброса задерживаетс на такт, а вырабатываема пачка удлин етс на один такт; вариант 2 - S(t) Ј - сброс
осуществл етс в этом такте, а вырабатываема пачка остаетс без изменений. На фиг. 3 показан вариант 1.
Известно, что в случае, когда шум имеет равномерное распределение, при многократном повторении математическое ожидание последовательности импульсов, образующихс в результате сравнени некоторого уровн Ј с шумом, будет равно этому уровню, т. е. при многократном повторении циклов отсчета среднее напр жение импульсов, образующихс в момент сброса, будет точно соответствовать остаточной разности Ј.
Таким образом, процесс отслеживани
удлин етс на несколько циклов, что эквивалентно значительному увеличению разр дности счетчиков и ЦАП, соответственно, значитетьно увеличиваетс точность отслеживани без повышени разр дности счетчиков и ЦАП.
Предлагаемый кодер характеризуетс также более широким динамическим диапазоном преобразующих сигналов за счет относительно небольшой разр дности ЦАП и,
соответственно, небольшого коэффициента делени опорного уровн .
Claims (1)
- Формула изобретени Дельта-сигма-кодер, содержащий вычитатель , первый вход которого объединен с первым входом первого сумматора и вл етс информационным входом кодера, источник опорного напр жени , выход которого подключен к вторым входам вычитател и первого сумматора, выходы которых подключены к опорным входам соответственно первого и второго цифроа- налоговых преобразователей, элемент ИЛИ, первый и второй элементы И, первыевходы которых объединены с тактовым входом дискретизатора и вл ютс тактовым входом кодера, выходы первого и второго элементов И соединены со счетными входами одноименных счетчиков импульсов, выходы которых подключены кинформационным входам одноименных цифроаналоговых преобразователей, выход первого цифроаналогового преобразовател соединен с первыми входами первого и второго компараторов, выход второго цифроаналогового преобразовател подключен к первому входу третьего компаратора и второму входу первого компаратора, выход которого соединен с вторым входом второго элемента И и входом элемента НЕ, выход которого подключен к второму входу первого элемента И, пр мой выход дискретизато- ра вл етс выходом кодера, отличающийс тем. что с целью повышени точности кодера, в него введены третий счетчик импульсов, блок коммутации, кодопреобразователь , третий цифроаналоговый преобразователь , второй и третий сумматоры, третий - п тый элементы И и генератор равномерно распределенного шума, выход которого соединен с опорным входом третьего цифроаналогового преобразовател , выход которого соединен с первыми входами второго и третьего сумматоров, вторые входы которых подключены к выходам соответственно первого сумматора и вычитател , выходы второго и третьего сумматоров соединены с вторыми входами одноименных компараторов, выходы которыхподключены к входам третьего элемента И, выход которого соединен с установочными входами первого - третьего счетчиков импульсов , выходы третьего счетчика импульсов подключены к информационным входамблока коммутации, выходы которого через кодопреобразователь подключены к информационным входам третьего цифроаналогового преобразовател , инверсный выход дискретизатора соединен с первым входомчетвертого элемента И, второй вход которого и информационный вход дискретизатора подключены к выходу элемента НЕ, первый и второй входы п того элемента И подключены к пр мому выходу дискретиэатора ивыходу второго компаратора, выходы четвертого и п того элементов И соединены с входами элемента ИЛИ, выход которого подключен к счетному входу третьего счетчика импульсов и управл ющему входу блока коммутации.фиг. га) «Ьnnnnnnnnnnnnnnnnnnn n))г)9
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894710762A SU1656684A1 (ru) | 1989-06-26 | 1989-06-26 | Дельта-сигма-кодер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894710762A SU1656684A1 (ru) | 1989-06-26 | 1989-06-26 | Дельта-сигма-кодер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1656684A1 true SU1656684A1 (ru) | 1991-06-15 |
Family
ID=21456856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894710762A SU1656684A1 (ru) | 1989-06-26 | 1989-06-26 | Дельта-сигма-кодер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1656684A1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2551812C2 (ru) * | 2010-11-12 | 2015-05-27 | Эндресс+Хаузер Ветцер Гмбх+Ко.Кг | Дельта-сигма-цифро-аналоговый преобразователь |
-
1989
- 1989-06-26 SU SU894710762A patent/SU1656684A1/ru active
Non-Patent Citations (1)
Title |
---|
Electronic Design, 1987, v. 35 № 25, p. 60. fig. 1. Патент СССР № 1336958, кл. Н 03 М 3/02, 1982. Авторское свидетельство СССР № 1527712. кл. Н 03 М 3/02, 1988. * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2551812C2 (ru) * | 2010-11-12 | 2015-05-27 | Эндресс+Хаузер Ветцер Гмбх+Ко.Кг | Дельта-сигма-цифро-аналоговый преобразователь |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4233591A (en) | Digital-to-analog converter of the pulse width modulation type | |
JPH0783267B2 (ja) | 2進信号をこれに比例する直流信号に変換する装置 | |
SU1656684A1 (ru) | Дельта-сигма-кодер | |
US3384889A (en) | Hybrid analog to digital converter | |
Kinniment et al. | Low power, low noise micropipelined flash A–D converter | |
SU1527712A1 (ru) | Дельта-сигма-кодер | |
SU1661998A1 (ru) | След щий аналого-цифровой преобразователь | |
SU687585A1 (ru) | Аналого-цифровой преобразователь | |
SU907795A1 (ru) | След щий аналого-цифровой преобразователь | |
SU903893A1 (ru) | Цифровой коррелометр | |
SU1043676A1 (ru) | Квадратор | |
RU2117389C1 (ru) | Устройство для аналого-цифрового преобразования | |
SU1092544A1 (ru) | Преобразователь угла поворота вала в код | |
RU2205500C1 (ru) | Аналого-цифровой преобразователь | |
Giloi et al. | PHENO: a new concept of hybrid computing elements | |
SU559257A1 (ru) | Функциональный преобразователь угла поворота вала в код | |
SU1198753A1 (ru) | Преобразователь угла поворота вала в код | |
SU767750A1 (ru) | Преобразователь двоичного кода в двоично-дес тичный масштабированный код | |
SU984033A1 (ru) | След щий аналого-цифровой преобразователь | |
SU1247904A1 (ru) | Аналого-цифровой вычислитель логарифмической функции | |
SU1179533A1 (ru) | Аналого-цифровой преобразователь | |
SU1298920A1 (ru) | Аналого-цифровой функциональный преобразователь | |
RU2027303C1 (ru) | Функциональный преобразователь аналог - код | |
SU1656682A1 (ru) | Преобразователь перемещени в код | |
SU1188890A1 (ru) | Устройство аналого-цифрового преобразовани |