SU1651378A1 - Frequency converter - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может использоватьс  в синтезэторах ( частот. Цель изобретени  - повышение равномерности импульсов выходной частоты при изменении управл ющего кода частоты - достигаетс  введением комбинационного сумматора 2 и организацией новых структурных св зей. Устройство содержит накапливающий сумматор 1, делитель 4 кода, задатчик 5 кода, входную и выходную шины 6 и 3, 1 ил.The invention relates to a pulse technique and can be used in synthesizers (frequencies. The purpose of the invention — improving the uniformity of output frequency pulses when the control frequency code is changed — is achieved by introducing a combination adder 2 and organizing new structural connections. The device contains a accumulating adder 1, a divisor 4 codes, dial 5 code, input and output bus 6 and 3, 1 Il.

Description

дd

ww

ЁYo

ОABOUT

елate

GJ Ч 00Gjh 00

Изобретение относитс  к импульсной технике и может быть использовано в синтезаторах частот.The invention relates to a pulse technique and can be used in frequency synthesizers.

Цель изобретени  - повышение равномерности импульсов выходной частоты при изменении (управл ющего) кода частоты.The purpose of the invention is to improve the uniformity of the output frequency pulses with a change in the (control) frequency code.

На чертеже приведена электрическа  структурна  схема устройства.The drawing shows the electrical structure of the device.

Преобразователь частоты содержит накапливающий сумматор 1. выходы которого соединены с первой группой входов комбинационного сумматора 2, выход старшего разр да которого соединен с выходной шиной 3, втора  группа входов соединена с выходами делител  4 кодов, информацией- ные входы которого соединены с выходами задатчика 5 кодов и с информационными входами накапливающего сумматора 1, тактовый вход которого соединен с шиной 6 тактовых импульсов.The frequency converter contains a accumulating adder 1. whose outputs are connected to the first group of inputs of the combinational adder 2, the output of the higher bit of which is connected to the output bus 3, the second group of inputs is connected to the outputs of the divider 4 codes, the information inputs of which are connected to the outputs of the generator 5 codes and with information inputs accumulating adder 1, the clock input of which is connected to the bus 6 clock pulses.

Преобразователь частоты работает следующим образом.The frequency converter operates as follows.

Claims (1)

По вление каждого импульса на шине 6 сопровождаетс  увеличением содержимого сумматора 1 на величину выходного кода задатчика 5. Таким образом, частота повторени  процесса на выходах сумматора 1 пропорциональна частоте импульсов на шине 6 и величине кода на его информационных входах (и обратно пропорциональна емкости сумматора 1). При отсутствии в устройстве делител  4 и соответствующем соединении первой группы входов сумматора 2 с выходами сумматора 1 на выходе старшего разр да сумматора 2 будет формиро- ватьс  выходной сигнал типа меандр. Однако изменение кода на выходах задатчика 5 в процессе накоплени  этого кода сумматоров 1 приведет к изменению фазы сигнала на шине 3. Дл  компенсации такого изменени  фазы часть кода с выходов задатчика 5 через делитель 4 поступает на вторую группу входов сумматора 2, компенсиру  скачки фазы сигнала на шине 3 при изменении значени  кода на выходах задатчика 5. Така  компенсаци  эквивалентна учету производной кода частоты с учетом запаздывани  кода в сумматоре 1 на величину периода импульсов с шины 6. Выбор коэффициента делени  делител  4 и емкости сумматоров 1 и 2 позвол ет обеспечить полную сшивку импульсных последовательностей на шине 3, формируемых устройством до и после изменени  кода на выходах задатчика 5. Дл  обеспечени  монотонного характера выходного сигнала максимальное значение кода на выходах задатчика 5 должно быть меньше половины емкости сумматора 1. Формула изобретени  Преобразователь частоты, содержащий задатчик кода, выходы которого соединены с информационными входами накапливающего сумматора и делител  кода, шину тактовых импульсов и выходную шину, отличающийс  тем, что, с целью повышени  равномерности импульсов выходной частоты при изменении кода частоты, в него введен комбинационный сумматор, перва  и втора  группы входов которого соединены с выходами соответственно накапливающего сумматора, тактовый вход которого подключен к шине тактовых импульсов и делител  кода, выход cjapiuero разр да соединен с выходной шиной.The occurrence of each pulse on bus 6 is accompanied by an increase in the content of adder 1 by the value of the output code of the setter 5. Thus, the repetition rate of the process at the outputs of adder 1 is proportional to the frequency of the pulses on bus 6 and the size of the code at its information inputs (and inversely proportional to the capacity of adder 1) . In the absence of a divider 4 in the device and a corresponding connection of the first group of inputs of adder 2 with the outputs of adder 1, an output signal of the square wave type will be generated at the output of the higher bit of adder 2. However, changing the code at the outputs of the setting device 5 in the process of accumulating this code of the adders 1 will result in changing the phase of the signal on bus 3. To compensate for this change in phase, part of the code from the outputs of the setting device 5 through divider 4 is fed to the second group of inputs of the adder 2, to compensate for the signal phase jumps to bus 3 when changing the code value at the outputs of the setter 5. Such compensation is equivalent to taking into account the derivative of the frequency code, taking into account the code delay in the adder 1 by the value of the pulse period from the bus 6. The selection of the division factor of divider 4 and The capacitors of adders 1 and 2 allow for the complete matching of pulse sequences on bus 3 generated by the device before and after changing the code at the outputs of the setter 5. To ensure the monotonous nature of the output signal, the maximum code value at the outputs of the setpoint 5 must be less than half of the capacity of the adder 1. Formula of the invention A frequency converter comprising a code setter, the outputs of which are connected to the information inputs of the accumulating adder and code divider, clock bus and output bus, from Characterized by the fact that, in order to increase the uniformity of the output frequency pulses when the frequency code changes, a combination adder is entered into it, the first and second groups of inputs of which are connected to the outputs of the accumulating adder, respectively, the clock input of which is connected to the clock bus and code divider, the output cjapiuero bit connected to the output bus.