SU1647921A1 - Устройство коммутации с эластичной пам тью - Google Patents

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - повышение достоверности коммутации путем уменьшени  фазовых флуктуации. Устройство содержит блок 1 пам ти информации, блок 2 пам ти адреса , блок 3 синхронизации, блок 4 эластичной пам ти, формирователь 5 сигнала записи, формирователь 6 сигнала чтени , управл емый делитель 9 частоты, блок 11 передачи и формирователь 12 сигнала блокировки. Цель достигаетс  введением блока 7 рассогласовани , пространственного коммутатора 10 и его блока 8 управлени . В устройстве осуществл етс  работа эластичной пам ти, а именно накопление и удаление фазовых флуктуации входных сигналов без ее переполнени , выдача информации в исход щие линии св зи и согласование скорости выдачи со скоростью коммутации. При этом подключение частот выдачи к исход щим лини м производитс  в коммутаторе 10. Определение необходимой частоты выдачи из заданных частот дл  удалени  накопленных фазовых флуктуации (дрожаний) из эластичной пам ти производитс  в блоке 7 путем сравнени  адресов записи и чтени , вырабатываемых формировател ми 5 и 6. Хранение адресов частот выдачи производитс  в блоке 8. 1 ил.

Description

Отцск.

13

ОтУУ:

ОаЯОК

О.

Јь VJ

чэ

Ю

Изобретение относитс  к электросв зи и может быть использовано в устройствах коммутации асинхронных цифровых сигналов , осуществл ющих коммутацию без потерь .

Цель изобретени  - повышение достоверности коммутации путем уменьшени  фазовых флуктуации.

На чертеже изображена структурна  схема устройства коммутации с эластичной пам тью.

Устройство содержит блок 1 пам ти информации , блок 2 пам ти адреса, блок 3 синхронизации, блок 4 эластичной пам ти, формирователь 5 сигнала записи, формирователь 6 сигнала чтени , блок 7 рассогласовани , блок 8 управлени  пространственным коммутатором, управл емый делитель 9 частоты , пространственный коммутатор 10, блок 11 передачи, формирователь 12 сигнала блокировки и информационный вход 13 устройства .

Устройство работает следующим образом ,

Дл  исключени  потери бита при коммутации асинхронных сигналов скорость комму ации в устройстве должна быть выше скорости вход щего потока информации. Входной поток поступает по тракту импуль- сно-кодовой модул ции (ИКМ)типа ИКМ-30. имеющему цикл F 8 кГц, 32 временных канала (ВК), 8 бит во временном канале, скорость передачи битов 2048 кбит/с. Емкость предлагаемого устройства равна числу ВК тракта, т.е. число исход щих линий св зи h 32.

Информаци  по ВК тракта передаетс  по методу двухстороннего согласовани  скорости. Дл  чего во В К отводитс  п ть временных позиций дл  передачи информации - позиции РЗ-Р7, три позиции (РО-Р2) - дл  передачи кода согласовани  скорости (КСС). КСС показывает число передаваемых информационных бит. Если скорость передачи меньше 8 кбит/с, то во временном канале передаетс  один информационный бит, если больше 8 кбит/с, то во временном канале передаетс  несколько информационных бит.

Дл  скорости передачи Bi 9,6 кбит/с во временном канале передаетс  от 1 до 2 бит. дл  82 16 кбит/с - от 1 до 3 бит, дл  Вз 32 кбит/с - от 3 до 5 бит. Дл  скорости передачи В4 48 кбит/с и Bs 64 кбит/с в ИКМ-тракте занимаетс  соответственно два временных канала, при этом емкость устройства уменьшаетс  в два раза, т.е. п 16. В этом случае во временном канале дл  В4 48 кбит/с передаетс  от 2 до 4 бит, дл  В 5 64 кбит/с от 3 до 5 бит.

Работа блоков предлагаемого устройства происходит в ритме ИКМ-тракта и кратна частоте 2048 кГц.

Дл  этого блок 3 синхронизации запитан цикловой частотой Рц 8 кГц и тактовой частотой fT 2048 кГц ИКМ-тракта, поступающими из задающего генератора (30 системы , Блок 3 вырабатывает синхросигналы (такты) и коды адресов. Частоты следовани 

0 тактов to.ti.t2 равны 2048 кГц. Во врем  положительного полупериода такта to тактом ti из блоков устройства производитс  считывание информации, во врем  отрицательного полупериода to тактом t2 производитс 

5 запись информации в блоки устройства.

Частота следовани  такта t3 равна 64 кГц, Он поступает в блок 9 дл  выработки сигнала, разрешающего переписывать информацию из блока 8 в пространственный

0 коммутатор 10.

Частота такта tj равна 4 кГц, такта ts 256 кГц. Такты t4 и ts поступают в блок 1. Такт ts используетс  дл  записи, информации из ИКМ-тракта в оперативную пам ть блока 1,

5 такт т.4 - дл  переключени  оперативной пам ти блока 1.

Дл  записи информации из ИКМ-тракта а блок 1 используютс  адреса временных каналов тракта Aj2 и бит временного канала

0 Дез. Адреса Ai2 поступают в блок 2 с частотой следовани  256 кГц. Адреса Рез поступают в блок 1 с частотой следовани  2048 кГц.

Дл  чтени  информации из блоков устройства используютс  адреса исход щих

5 линий Aj2 и информационных бит Абс. Адре- - са А)2 поступают во все блоки устройства (кроме блока 7) с частотой следовани  2048 кГц. Адреса Абс поступают в блок 1 с частотой следовани  64 кГц.

0 В блоке 1 осуществл етс  временна  коммутаци  и преобразование информации уплотненных слов ИКМ в посимвольное уплотнение или преобразование из поблочного вида в побитный.

5 Временна  коммутаци  производитс  путем записи информации приход щей из ИКМ-тракта, в блок 1 по адресу AJI из блока 2, а считывание информации из блока 1 производитс  по адресам Aja и Абс, поступаю0 щим из блока 3. Преобразование из поблочного вида в побитный производитс  путем побитной записи информации ВК в соответствующую зону пам ти блока 1 за врем  одного ВК входного ИКМ-тракта, а

5 считывание бит информации из этой зоны производитс  равномерно в течение всего цикла ИКМ-тракта. Дл  исключени  изменени  пор дка следовани  бит в исход щем информационном потоке по отношению к входному потоку пам ть блока 1 делитс  на

две области. В течение одного цикла ИКМ- тракта производитс  запись информации в одну область пам ти, а считывание - из другой области. Через цикл области пам ти мен ютс  местами. Кажда  область пам ти содержит 32 зоны по 8  чеек в каждой. Кажда   чейка предназначена дл  хранени  одного бита информации и сигнала сопровождени  (СС) этого бита. Сигнал СС принимает единичное значение, если из входного ИКМ-тракта записываетс  в пам ть информационный бит, и принимает нулевое значение, если из входного ИКМ-тракта записываетс  пуста  посылка.

Дл  определени  числа информационных бит, передаваемых по ИКМ-тракту, в каждом ВК выделены временные позиции РО-Р2, по которым передаетс  КСС, в данном случае число значащих информационных бит ВК. Информационные биты передаютс  во временных позици х РЗ-Р7 каждого ВК. Причем, если ВК содержит пустые посылки, то они передаютс  после информационных бит в старших временных позици х. Например, при (кодООО)во временных позици х РЗ-Р7 передаютс  все пустые посылки, при КСС 1 (код 001) во временной позиции РЗ передаетс  информационный бит, а в остальных позици х (Р4-Р7) передаютс  пустые посылки, при КСС 5 (код 101) на позици х РЗ-Р7 передаютс  информационные биты. Пор док следовани  информационных бит в пределах одного В К соответствует пор дку поступлени  их от источника информации.

Устройство не имеет внутренних блокировок , поэтому число исход щих линий равно числу вход щих линий, обслуживаемых ИКМ-трактом. В общем случае скорость передачи информации по лини м св зи и коммутации асинхронны и не кратны. Поэтому на устройство подаютс  две частоты, одна из ЦКС дл  коммутации, друга  из линейного оборудовани  (ЛО) дл  выдачи информации в исход щие линии. Сопр жение этих частот осуществл етс  в управл емом делителе частоты. Такое построение коммутационной системы обеспечивает ее модульное и линейное наращивание.

Каждое устройство обслуживает линии св зи, имеющие одну определенную скорость передачи информации. Номинальное значение частоты, поступающей из ЛО, зависит от скорости передачи информации по лини м св зи и допустимых краевых искаженных сигнала.

Дл  осуществлени  соединени  временных каналов ИКМ-тракта или соответствующих им вход щим лини м с исход щими лини ми в устройстве осуществл етс  временна  коммутаци  посредством записи адресов коммутируемых линий в блок 2. Устройство управлени  устанавливает соединение i ВК ИКМ-тракта, определ емое 5 адресом AI, с исход щей линией, определ емой адресом Aj, дл  чего выдает синхроимпульс (СИ) и адреса Ап и Ац. По СИ код адреса AJI записываетс  в i  чейку блока 2 по адресу Аи во врем  такта t2. После чего

0 коммутаци  считаетс  установленной. Временную коммутацию в устройстве осуществл ют блоки пам ти информации 1, пам ти адресов 2 и синхронизации 3. Управление работой временной коммутации осуществ5 л етс  по входу. Информаци , поступающа  из ИКМ-тракта, записываетс  в  чейку пам ти блока 1 в соответствии с адресами, хран щимис  в блоке 2, а считывание производитс  последовательно  чейка за

0  чейкой под управлением счетчика временных интервалов (исход щих) блока 3 синхронизации .

Блок 1 пам ти информации осуществл ет совместно с временной коммутацией

5 преобразование уплотненных слов ИКМ- тракта в посимвольное уплотнение, которое необходимо дл  равномерного заполнени  эластичной пам ти каждого канала в блоке 4. Поэтому блок 1 формирует двухпровод0 ный групповой тракт (ГТ). по которому передаютс  информационные биты и сигналы сопровождени  СС. Дл  скоростей передачи до 32 кбит/с включительно цикл работы ГТ равен 64 кГц, количество ВК в цикле

5 равно 32, длительность В К равна периоду частоты 2048 кГц.

Дл  скорости передачи 48 и 64 кбит/с цикл работы ГТ равен 128 кГц, количество ВК в цикле равно 16, длительность ВК равна

0 периоду частоты 2048 кГц. Это достигаетс  равномерным распределением информации от вход щих линий в ИКМ-тракте и соответственно коммутируемых адресов в блоке 2. ИКМ-тракт симметричен Поэтому

5 информаци  от вход щих линий должна располагатьс  зеркально. Например, п та  лини  может записать 1 и 17 каналы, восьма  лини  - 16 и 32 каналы и т.д. 16 входных линий обслуживает один ИКМ-тракт.

0 Запись информации в блок 1 из ИКМ- тракта осуществл етс  по адресам исход щих линий AJI, поступающих из блока 2, и бит записи АбЗ поступающих из блока 3. Адрес AJI определ ет j  чейку оперативной

5 пам ти блока 1, адрес Аез - номер бита В К. Запись производитс  последовательно. Информаци , поступивша  на позици х РО-Р2 ВК в блок 1 не записываетс . Код КСС, поступающий на этих позици х, преобразуетс  в параллельный код. который

используетс  дл  выработки сигнала сопровождени  СС путем сравнени  кодов адресов АЫИ КСС. Если код , то сиг налу сопровождени  присваиваетс  значение 1, Путем выработки СС отмечаютс  значащие информационные биты ВК, которые передаютс  на позици х РЗ-Р7 ВК. Если ВК содержит пустые посылки, то они передаютс  на более старших позици х. При коде КСС 000 на позици х РЗ-Р7 нет значащих информационных бит. При коде КСС 001 на позиции РЗ передаетс  информационный бит. на остальных позици х - пустые посылки и т.д. Значение СС и информации заноситс  параллельно в оперативную пам ть.

Посимвольное уплотнение ГТ осуществл етс  путем последовательного считывани  информации из блока 1 по адресам Aj2 и Абс блока 3. Адрес бита считывани  Абс указывает номер считываемого бита, адрес Aj2 - номер исход щей линии, дл  которой считываетс  очередной бит информации.

Частота поступлени  адреса Абс равна 64 кГц, адреса Aj2 - 2048 кГц. Потому за первые четыре ВК ИКМ-тракта. определ емых адресом Ai2, считываетс  последовательно первый (нулевой) бит дл  32 исход щих линий, за последующие четыре ВК - второй бит и т.д. За цикл ИКМ-тракта последовательно считываетс  8 бит информации дл  каждой исход щей линии.

Дл  приема информации из ИКМ-тракта в блок 1 подаютс  такты to. следующие с частотой 2048 кГц, такты ts - дл  выработки сигнала СС, следующие с частотой 256 кГц. Чтение адреса AJI из блока 2 по адресу Aia блока 3 производитс  во врем  такта ti. Запись Aji по адресу Аи из УУ ЦКС производитс  во врем  такта t2. Запись информации из ИКМ-тракта в блок 1 по адресам AJI блока 2 и Абз блока 3 производитс  в такт t2. Считывание информации и СС из блока 1 по адресам Aj2 и Абс блока 3 производитс  в такт ti.

Работа эластичной пам ти, а именно накопление и удаление фазовых флуктуации входных сигналов без ее переполнени , выдача информации в исход щие линии св зи и согласование скорости выдачи со скоростью коммутации производитс  блоками следующим образом. Эластична  пам ть дл  каждого канала ГТ расположена в блоке 4. обращение к эластичной пам ти производитс  формировател ми сигнала записи 5 и чтени  6, разуплотнение сигналов ГТ и временное согласование скорости коммутации и выдачи производитс  в блоке 11 передачи, формирование частот дл  выдачи информации в исход щие линии производитс  в управл емом делителе 9 частоты , подключение частот выдачи к исход щим лини м производитс  в пространственном коммутаторе 10. определение необходимой частоты выдачи из частот (РВн

V Рь- V РЬ+) дл  удалени  накопленных фазовых флуктуации (дрожаний) из эластичной пам ти производитс  путем сравнени  адресов записи и чтени , вырабатываемых формировател ми 5 и б соответственно в

0 блоке 7 рассогласовани , хранение адресов частот выдачи производитс  в блоке 8 управлени  пространственным коммутатором , управление скоростью считывани  информации из эластичной пам ти блока 4

5 производитс  формирователем 12 путем выработки сигналов блокировки (СБ), при помощи которых вырабатываютс  адреса  чеек чтени  эластичной пам ти в формирователе 6. Дл  каждого канала ГТ и исход 0 щей линии в блоке 4 отводитс  зона пам ти, соответственно в формировател х 5 и 6 отвод тс   чейки пам ти дл  обращени  к этой зоне. В блоке 8 дл  каждой исход щей линии также отводитс   чейка пам ти дл 

5 хранени  адреса частоты выдачи. Обращени  к этим блокам производ тс  циклически по адресам Aj2 блока 3.

Запись информации из ГТ в блок 4 происходит следующим образом.

0В такт ti по коду Aj2 0 1...32) и m коду

Абс (m 1...8) из блока 1 считываютс  биты информации и СС, по j коду Aj2 из формировател  5 считываетс  адрес Адз  чейки записи эластичной пам ти блока 4. При наличии

5 сигнала СС 1 адрес Адз увеличиваетс  на 1 (Аэз+1) и в такт т.2 по адресам Ag и (Адз+1) информаци  из ГТ записываетс  в эластичную пам ть блока 4 и в  чейку формировател  5 по адресу Aj2 записываетс 

0 последовательно, последн    чейка смен етс  первой перва  - второй и т.д.

Считывание информации из эластичной пам ти блока 4 и выдача ее в исход щие линии из блока 11 передачи происходит1 сле5 дующим образом.

Дл  согласовани  скорости коммутации и скорости выдачи информации в исход щие линии блок 11 передачи дл  каждой исход щей линии содержит два последова0 тельно соединенных триггера TI-J и Т2-|. В триггер TI-J информаци  записываетс  из эластичной пам ти блока 4 на частоте коммутации . В j исход щую линию информаци  выдаетс  из триггера TI-J.

5 Из эластичной пам ти блока 4 информаци  считываетс  адресами Aj2 и Ago. поступающими из блоков 3 и 6 соответственно. Адрес Aj2 указывает номера j исход щей линии и j зоны пам ти, адрес Адз - номер информационного бита зоны. Скоростью

30

считывани  информации из эластичной пам ти блока 4 управл ет частота выдачи Fbj посредством выработки сигналов блокировок CBj и подачей их е формирователь 6 дл  формировани  адресов  чеек чтени  А ч. 5 которыми опрашиваетс  j эластична  пам ть блока 4. Информаци  из блока 4 считываетс  циклически, последн    чейка смен етс  первой, перва , второй и т.д.

Выдача информации в исход щие ли- 10 нии в блоке 11 производитс  частотами выдачи Ff. Одновременно в формирователе 12 этими же частотами вырабатываютс  сигна- лы блокировок СВ дл  каждой исход щей линии. В момент выдачи информации в j 15 исход щую линию в формирователе 12 вырабатываетс  j сигнал блокировки СБ .

Опрос сигналов блокировок производитс  адресами Aj2 блока 3 циклически, синхронно с опросом остальных блоков 20 устройства. По j коду адреса из формировател  6 считываетс  адрес  чейки чтени  А ч одновремено в формирователь 6 подаетс  CBj. При СБ)1 адрес  чейки чтени  увеличиваетс  на 1 (А ч+1), при СБ, 0 адрес 25 остаетс  прежним. По новому адресу  чейки чтени  из пам ти блока 4 производитс  считывание информации и запись нового адреса чтени  в формирователь 6.

При CBj 0 из блока 4 считываетс  прежний бит информации. При СБ 1 - последующий бит. Далее процесс повтор етс . Сигналы блокировок из формировател  12 в формирователе б поступают по ГТ. Длительность сигнала СБ равна длительности j адреса Aj2. Период коммутации или врем  цикла Aj2 меньше периода частоты выдачи Ffj. Поэтому, дл  однократного считывани  нового бита информации из блока 4 эластичной пам ти, триггер в формирователе 12 C5j в конце j временной позиции ГТ обнул етс . При последующих обращени х к j исход щей линии из блока 4 считываетс  прежний бит информации. Последующий бит информации считываетс  лишь при вы- 45 работке сигналом выдачи Fbj. После выдачи информации в исход щую линию в блок 12 записываетс  новый бит информации за цикл коммутации, который меньше периода частоты Fbj, т.е. к моменту выдачи 50 информации в исход щую линию следующего бита данный бит всегда будет записан.

Согласно алгоритму взаимодействи  блоков устройства в такт ti из формировател  6 дл  j исход щей линии, определ емой 55 ко дом адреса Aj2. считывает- с  АЯч, из формировател  12 в формирователь 6 подаетс  сигнал блокировки CSj. Если СБ)0, то адрес АЯЧ не измен етс , если СБ)1, то адрес А ч увели35

40

0

5

0 5

0 5

5 0

5

чиваетс  на 1. Адрес  чейки чтени  из формировател  6 подаетс  в блок 4, из которого в этом же такте t:i производитс  считывание информационного бита и запись его по заднему фронту такта ti в блоке 11.

В такте t2 e формирователь 6 записываетс  значение адреса  чейки чтени  и обнул етс  СБ) в формирователе 12. Во врем  такта ti производитс  последовательное обращение к формирователю 6 и блоку 4.

Информаци  по лини м св зи из устройства поступает в линейное оборудование . Скорость коммутации в устройстве и скорость передачи информации по лини м в общем случае не кратны. Поэтому дл  коммутации широкого набора скоростей линий св зи и их разв зки от скорости коммутации в устройстве предусмотрен отдельный вход чистоты f0 от задающего генератора (3 Г) Л О. Асинхронный стык между частотами ЗТ центра коммутации сообщений (ЦКС) и ЛО осуществл етс  в управл емом делителе 9 частоты, который формирует три частоты выдачи информации в исход щие линии - номинальную частоту выдачи FBM и частоты FB+, FB-, причем частота FeO-FBH; частотаРв FBH. Отличаютс  частоты FB+ и от F0n на величину максимальных допустимых краевых искажений сигнала д. Величина д обычно составл ет д 2°/

Дл  формировани  частот выдачи примен ютс  отдельные делители частоты Номинальное значение частот F0 подаваемого из ЗГ ЛО определ етс  допустимой величи- 5 ной д.Дп  62% частота f0 64- FBn. откуда

частота F6+ .частота FB fo. Дели- bo ob

тель частоты, формирующий номинальную частоту выдачи FBH. имеет коэффициент делени  64. делитель частоты, формирующий частоту выдачи FB+ , имеет коэффициент делени  63. Делитель частоты формирующий частоту выдачи Fe-. имеет коэффициент делени  65.

Коэффициент нестабильности кварцевых генераторов, запитывающих линии св зи и устройство, не хуже Kj 10 5. Дл  устранени  переполнени  пам ти блока 4 к каждой исход щей пинии подключают одну из трех частот выдачи. При этом измен ют частоту и соответственно скорость выдачи информации в исход щие линии, это изменением FB характеризуетс  краевыми искажени ми сигнала d/де д 2 10.

Асинхронность между генераторами линий св зи и устройства приводит к накопле- нию фазовых флуктуации в блоке 4 устройства. Скорость накоплени  зависит от нестабильности генераторов Kf. Так как

0

Kf, то путем подключени  частот выач FB или FB- выбирают накопленные фаовые флуктуации и этим выравнивают корость записи и чтени  без потери бита. Подключение частот выдачи к исход им лини м производитс  через пространтвенный коммутатор 10, который имеет труктуру 32x32 без внутренних блокировок о встроенной пам тью на установление содинени .

Дл  исключени  фазовых искажений нформации, превышающих допустимые краевые искажени  сигнала переключение частот выдачи FB в пространственном коммутаторе 10 производитс  в момент совпадени  их передних фронтов, которыми информаци  переписываетс  и выдаетс  в j исход щую линию в блоке 11. Дл  этого фиксируетс  момент их совпадени  в управл емом делителе 9 частоты, вырабатыва  сигнал . Этим сигналом коэффициенты его второго и третьего делителей устанавливаютс  равными 64, и вместо частот выдачи FD+ и FB- формируютс  номинальные частоты выдачи FBH.

Начало переустановлени  соединени  в пространственном коммутаторе 10 начинаетс  после совпадени  сигнала и первого синхросигнала f3, вырабатываемого блоком 3. Дл  этого фиксируетс  момент их совпадени  в управл емом делителе 9 частоты , вырабатыва  сигнал разрешени  записи в пространственный коммутатор 10 (ЗпПК 1). Врем  переустановлени  соединений определ етс  периодом синхросиг-, нала t3, который имеет частоту следовани  64 кГц. За его период кодами адресов Aj2 блока 3, поступающих с частотой 2048 кГц, осуществл етс  переус-тановление соединений дл  всех 32 исход щих линий устройства ,

Вторым синхросигналом fa сигналы tc и Зп ПК обнул ютс , т.е. tc 0 и Зп ПК - 0. Переустановление соединений заканчиваетс . Коэффициенты делени  второго и третьего делителей управл емого делител  9 частоты станов тс  равными 63 и 65 и вновь вырабатываютс  частоты выдачи FD+ и FB соответственно. Далее процесс повтор етс . На входы пространственного коммутатора 10, определ емых адресами 00 и 11, подключаетс  частота FBH, на вход 01 подключаетс  частота F8+, на вхсд 10 подключаетс  частота FB-.

Дл  установлени  соединени  а пространственном коммутаторе 10 I входной линии с j исход щей линией достаточно подать их адреса AI и AJ. При переустановлении соединений входные i адреса считываютс  из блока 8 адресами Aj2 в такт

fi. Каждому j адресу Aj2 соответствует i входной адрес. Далее в такт t2 i входна  линиг св зи соедин етс  с j выходной линией. Например, дл  25 исход щей линии в

такт И из блока 8 считываетс  код адреса 11, в такт Т2 происходит подключение к 25-й выходной линии частоты выдачи FBH.

Сопр жение асинхросинных частот ЗГ ЛО и ЗГ ЦКС осуществл етс  в управл емом

делителе 9 частоты при выработке сигнала дл  разрешени  переустановлени  соединений в пространственном коммутаторе, т.е. сигнала ЗпПК 1.

За врем  между двум  сигналами из

блока 4 частотой выдачи FBH считываетс  64 бита информации, частотой А0+ 65 бит, частотой FB 63 бита. За это врем  набег фазы входного сигнала по отношению к частоте ЗК ЦКС при Кг составит тыс чную до ю периода информационного бита.

Поэтому путем поочередного подключени  частот выдачи к j исход щей линии св зи устройства, подстраивают скорость считывани  информации из блока 4, выравнива  ее со скоростью записи, и этим не допускают ее переполнени .

Путем увеличени  коэффициентов делени  можно на два пор дка уменьшить краевые искажени  сигнала, т.е. уменьшить д до

6 2 -10 , что увеличивает врем  удалени  накопленных фазовых флуктуации и уменьшает фазовые флуктуации в системе.

Заполнение блока 4 анализируетс  в блоке 7 рассогласовани  по адресам  чеек

записи АЯЗ и чтени  А ч, вырабатываемых

формировател ми 5 и 6 соответственно.

, Из-за асинхронности генераторов ЗГ

ЦКС и ЗГЛОскорости записи информации

в блок 4 и чтени  из него не равны, что

приводит к накоплению информации или к накоплению фазовых флуктуации входного сигнала. Дл  устранени  переполнени  блок 7 путем сравнени  кодов адресов записи АЯЗ и чтени  А ч вырабатывает коды адресов частот выдачи Рвн, FB-, FB+. направленных на устранение этого рассогласовани .

Заполнение блока 4 разбито на п ть областей . Номера областей определ ютс  путем вычитани  из кода АЯЗ кода А ч. К I области заполнени  блока 4 эластичной пам ти относитс  область, когда число несчитанных бит информации равно или меньше двум  чейкам. К V области относитс  область , когда число несчитанных бит информации равно или больше (п-1)  чеек, где п - число  чеек в блоке 4 эластичной пам ти. К III области относитс  область, когда число несчитанных бит информации равно половине зоны, т.е. -«- или -к  чейкам. К II

области относитс  область заполнени  между I и III област ми, к IV области относитс  область заполнени  между III и V област ми .

I область указывает об опустошении блока 4 эластичной пам ти и о необходимости замедлени  считывани  из нее путем подключени  частоты выдачи FB- вместо FBH.

V область указывает о переполнении блока 4 и о необходимости ускорени  считывани  из нее путем подключени  частоты выдачи FB+ вместо FBH.

Ill область указывает об оптимальном заполнении блока 4, частота считывани  в этом случае должна подключатьс  равной номинальной величине FBH.

Во II и IV област х переключени  частот не производитс , I область кодируетс  сигналами управлени  (СУ)СУ1. 1, СУ2 0; III область-СУ 1, 1, СУ2 1; V область СУ1 О, СУ2 1; II и IV области-СУ1 0. СУ2 1. Коды сигналов управлени  соответствуют входным адресам пространственого коммутатора 10, в котором на вход, определ емый адресом 10, подключаетс  частота FB, на вход, определ емый адресом 11 и 00, подключаетс  частота РВн, на вход, определ емый адресом 01, подключаетс  частота FBX.

Вход 00 пространственного коммутатора 10 задействован дл  первоначальной установки системы. II и IV области используютс  непосредственно как эластична  пам ть.

При удалении накопленных фазовых флуктуации входного сигнала заполнение блока 4 эластичной пам ти смещаетс  либо из I области в HI,проход  через область II, при подключении частоты выдачи FB-; либо из области V в область III, проход  через область IV, при подключении частоты выдачи FB+. По достижении области III производитс  подключение номинальной частоты выдачи FBH и области II и IV начинают использоватьс  как эластична  пам ть.

При этом, если скорость поступлени  информации из ИКМ-тракта в эластичную пам ть выше скорости выдачи информации из нее, то заполнение эластичной пам ти смещаетс  из области 111 в область V, проход  через область IV. Если скорость выдачи информации выше скорости поступлени , то заполнение эластичной пам ти смещаетс  из области III в область I, проход  через область И. Далее происходит подключение соответствующих частот выдачи к исход щим лини м , и процесс повтор етс ,

Подключение частот выдачи происходит следующим образом.

Дл  J исход щей линии во врем  J временной позиции, определ емой адресом Aj2, на блок 7 рассогласовани  в такт ti поступают адреса записи А з и чтени  А ч из

формирователей 5 и 6 соответственно. Блок 7 определ ет область запоминани  j эластичной пам ти блока 4. В такт t2 в случае I, III или V областей заполнени  происходит запись соответствующего кода адреса частоты выдачи в j  чейку блока 8. Управл емый делитель 9 частоты вырабатывает частоты выдачи FB, а после совпадени  передних фронтов частот выдач подключает вместо частоты FB- частоту FBH, вместо частоты FB+

частоту Рвн.

Далее управл емый делитель 9 частоты вырабатывает сигнал ЗпПК, разрешающий производить переустановление соединений в пространственном коммутаторе 10. Длительность этого сигнала равна циклу работы адресов Aj2. В j временной канал, определ емый адресом Aj2, из j  чейки блока 8 в такт ti считываетс  1 код адреса входной, линии св зи, на которую подключена соответствующа  частота выдачи, втактТ2 в пространственном коммутаторе осуществл етс  соединение I входной линии с j выходной линией коммутатора. После переустановлени  соединений вместо частот FBH вновь вырабатываютс  частоты FB- и FB+.

Claims (1)

1. Формула изобретени 

   Устройство коммутации с эластичной

   пам тью, содержащее последовательно соединенные блок пам ти адреса и блок пам ти информации, информационный вход которого  вл етс  информационным входом устройства, последовательно соединенные формирователь сигнала блокировки, вход которого объединен с первым входом блока передачи, и формирователь сигнала записи, управл емый делитель частоты и блок синхронизации, выходы которого соединены с входами синхронизации блока пам ти информации, блока пам ти адреса , управл емого делител  частоты, формирователей сигнала записи и чтени , формировател  сигнала блокировки

   и блока передачи, отличающеес  тем, что, с целью повышени  достоверности коммутации путем уменьшени  фазовых флуктуации , введены последовательно соединенные блок рассогласовани , блок

   управлени  пространственным коммутатором и пространственный коммутатор, выход которого подключен к входу формировател  сигнала блокировки, а также блок эластичной пам ти, первый вход которого подключен к выходу формировател  сигнала записи

   и обьединен с первым входом блока рассог- ласовани  второй вход которого соединен с выходом формировател  сигнала чтени  и объединен с вторым входом блока эластичной пам ти, третий вход которого объединен с входом формировател  сигнала записи и подключен к первому выходу блока пам ти информации, второй выход которого соединен с четвертым входом блока эла

   стичной пам ти, соединены соответственно с вторым входом блока передачи и выходами блока синхронизации, соответствующие выходы которого подключены к входам синхронизации блока управлени  пространственным коммутатором и пространственного коммутатора, второй вход которого подключен к выходу управл емого делител  частоты.