CN100484122C - V35接口与时分复用接口之间的时钟信号转换电路 - Google Patents
V35接口与时分复用接口之间的时钟信号转换电路 Download PDFInfo
- Publication number
- CN100484122C CN100484122C CNB031213502A CN03121350A CN100484122C CN 100484122 C CN100484122 C CN 100484122C CN B031213502 A CNB031213502 A CN B031213502A CN 03121350 A CN03121350 A CN 03121350A CN 100484122 C CN100484122 C CN 100484122C
- Authority
- CN
- China
- Prior art keywords
- frequency
- clock
- interface
- signal
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
一种V35接口与时分复用接口之间的时钟信号转换电路，包括分频锁相环、V35时钟选择模块、分频单元和倍频锁相环，将来自分频锁相环对本端设备的时钟源锁相分频所获得的V35接口工作时钟信号，以及来自对端设备提供的V35接口工作时钟信号分别输入至V35时钟选择模块，所述V35时钟选择模块的输出信号送至分频单元，分频输出的第一分频信号送至倍频锁相环，将该第一分频信号倍频锁相后输出时分复用接口工作时钟信号，分频单元输出的第二分频信号为时分复用接口同步定位时钟信号。本端设备可使用本端设备时钟源提供的时钟和对端设备时钟源提供的时钟。
Description
技术领域
本发明涉及电信接入技术，具体地说，涉及V35接口与时分复用接口之间的时钟信号转换电路。
背景技术
在电信接入设备中，V35接口作为一种通用的对外接口技术被广泛使用。在设备内部，V35接口模块与业务处理模块通信通常使用时分复用(TDM)总线通信。TDM为2.048M的数据流，分为32个时隙，每个时隙对应于64K的数据。V35为N*64K的数据流，N＝(1-32)，即64K至2.048M，分别对应TDM的1-32个时隙。因此，需要进行V35接口与TDM接口的时钟或数据的转换。
参见图1所示，图1为现有技术的V35接口与TDM接口转换示意图。当TDM向V35接口发送数据时，TDM通过用于同步定位时钟8K和工作时钟2.048M把数据写入现场可编程门阵列(FPGA)内部的发送双端口随机存取器(DPRAM)101进行缓存，每个周期(8K)写入若干个时隙的数据。V35接口用V35时钟选择模块103选择的工作时钟N*64K把数据从发送DPRAM 101读出来，经过电平转换芯片106后送到对端设备。和发送刚好相反，V35接口用V35时钟选择模块103选择的工作时钟的N*64K把对端设备送过来的数据写入接收DPRAM 102。TDM通过用于同步定位时钟8K和工作时钟2.048M从FPGA内部的接收DPRAM 102读出来，每个周期读出若干个时隙的数据。
图中，现有技术的时钟转换如下：本端设备的2.048M时钟经过分频锁相环模块104后产生N*64K时钟，并送给V35时钟选择模块103。V35时钟选择模块根据单板工作模式选择来自V35接口的N*64K时钟或者来自锁相环产生的N*64K时钟作为DPRAM 102的接收以及DPRAM 101的发送时钟。其中，来自V35接口的时钟实际上是对端设备把本端设备的发送时钟直接返回，并未真正使用对端设提供的时钟源。本端设备的2.048M时钟经过分频模块105产生8K同步定位时钟，作为TDM接口的收发时钟。
由于V35接口和TDM接口转换的所有时钟必须由同一个时钟源产生，才能保证每个周期TDM收发的数据量和V35收发数据量一致，从而保证转换正常。而从上面时钟的转换可以看到，由于不能把来自对端设备的N*64K时钟转换成TDM工作时钟2.048M，TDM接口的2.048M时钟只能由本端设备供给，不能使用对端时钟源提供的时钟，所以只能使用本端设备的时钟源，也就是只能工作在数据传输设备(DCE)模式下。
发明内容
本发明的目的在于提供一种V35接口与时分复用接口之间的时钟信号转换电路，以使得本端设备既可使用本端设备时钟源提供的时钟，也可使用对端设备时钟源提供的时钟。
本发明通过以下技术方案实现：
一种V35接口与时分复用接口之间的时钟信号转换电路，包括分频锁相环104、V35时钟选择模块103，其中，将来自分频锁相环104对本端设备的时钟源锁相分频所获得的V35接口工作时钟信号，以及来自对端设备提供的V35接口工作时钟信号分别输入至V35时钟选择模块103，该时钟信号转换电路还包括分频单元100和倍频锁相环108，所述V35时钟选择模块103的输出信号送至分频单元100，分频单元100分频输出的第一分频信号送至倍频锁相环108，倍频锁相环108将该第一分频信号倍频锁相后输出时分复用接口工作时钟信号，分频单元100输出的第二分频信号为时分复用接口同步定位时钟信号。
较佳地，所述分频单元100为一分频模块109，其输出的第一分频信号与时分复用接口同步定位时钟信号频率相同或不同。
较佳地，所述分频单元还包括第三分频模块110，来自倍频锁相环108的输出时钟信号输入至该分频模块，该分频模块输出一分频信号反馈输入至倍频锁相环108，该分频信号的频率为倍频锁相环108反馈信号所需频率。
较佳地，所述第一分频信号的频率为时分复用接口同步定位时钟信号频率。
本发明还提供了一种V35接口与时分复用接口之间的时钟信号转换电路，包括分频锁相环(104)、V35时钟选择模块(103)，其中，将来自分频锁相环(104)对本端设备的时钟源锁相分频所获得的V35接口工作时钟信号，以及来自对端设备提供的V35接口工作时钟信号分别输入至V35时钟选择模块(103)，该时钟信号转换电路还包括分频单元(100)和倍频锁相环(108)，所述分频单元(100)包括第一分频模块(107)和第二分频模块(105)，第一分频模块(107)将来自V35时钟选择模块(103)的输出信号分频为第一分频信号，并输入至倍频锁相环(108)；第二分频模块(105)将来自倍频锁相环(108)的输出时钟信号分频为时分复用接口同步定位时钟信号输出。
优选地，所述第一分频信号的频率为时分复用接口同步定位时钟信号频率。
优选地，所述分频单元还包括第三分频模块(110)，来自倍频锁相环(108)的输出时钟信号输入至该分频模块，该分频模块输出一分频信号反馈输入至倍频锁相环(108)，该分频信号的频率为倍频锁相环(108)反馈控制信号所需频率。
优选地，所述第二分频模块(105)输出的分频信号还反馈输入至所述的倍频锁相环(108)。所述第二分频模块105输出的分频信号还反馈输入至所述的倍频锁相环108。
本发明通过增设分频单元100，将V35接口工作时钟分频为一固定分频信号，用该固定分频信号通过倍频锁相环108进行倍频锁相，获得TDM接口工作时钟，通过分频单元100分频输出获得TDM接口同步定位时钟，解决了把来自对端设备的V35接口工作时钟转换成TDM工作时钟的问题，从而使得时钟转换电路既可使用本端设备时钟源提供的时钟，也可使用对端设备时钟源提供的时钟，因此本端设备既可工作在DCE模式下，也可工作在数据终端设备(DTE)模式下，使得使用V35接口的接入设备应用更加灵活、方便。本发明在现有时钟电路的基础上作了简单的改进，成本低廉。
附图说明
图1为现有技术的V35接口与TDM接口转换示意图；
图2为本发明的V35接口与TDM接口转换电路示意图；
图3为本发明实施例1的V35接口与TDM接口转换电路示意图；
图4为本发明实施例2的V35接口与TDM接口转换电路示意图。
具体实施方式
由于现有的时钟转换电路不能把来自对端设备的时钟转换成TDM接口的工作时钟，针对这个缺陷，在FPGA内部增加分频模块，将来自对端设备提供的V35接口工作时钟N*64K进行分频，同时在FPGA外部增加一个倍频锁相环，以利用所述分频模块生成TDM接口的工作时钟。
参见图2所示，图2为本发明的V35接口与TDM接口转换电路总体示意图。TDM接口与V35接口数据的转换过程与现有技术过程相同，都是通过DPRAM缓存器进行转换，TDM接口的工作时钟、同步定位时钟以及V35接口工作时钟均分别送至DPRAM。上述时钟信号的获得是这样的：来自分频锁相环模块104输出的V35接口工作时钟，以及来自对端设备提供的V35接口工作时钟分别输入至V35时钟选择模块103；V35时钟选择模块103输出的时钟信号送至分频单元100进行分频，该分频单元100将输出的第一分频信号输入至倍频锁相环108，通过该倍频锁相环108产生TDM工作时钟信号分别输出；并且分频单元输出的第二分频信号的频率为TDM同步定位时钟信号频率。
实施例1：
参见图3所示，图3为本发明实施例1的V35接口与TDM接口转换电路示意图。分频单元100为一分频模块109，该分频模块109可直接将来自V35时钟选择模块103输出的V35接口工作时钟N*64K分频为TDM同步定位时钟信号，即分频模块109输出的第一分频信号频率与第二分频信号频率相同，均为TDM同步定位时钟信号频率，倍频锁相环将上述分频信号进行倍频锁相后，生成TDM接口工作时钟信号。
当然，分频模块109输出的第一分频信号频率与第二分频信号频率也可不相同，只要第一分频信号频率为时分复用接口工作时钟频率的约数即可。
实施例2：
参见图4所示，图4为本发明实施例2的V35接口与TDM接口转换电路示意图。分频单元100为第一分频模块107和第二分频模块105，其中，第一分频模块107将来自V35时钟选择模块103的信号分频为第一分频信号输入至倍频锁相环108，为保证TDM接口的同步定位时钟与工作时钟来自同一时钟源和相位的一致，避免第一分频模块107输出的分频信号的抖动，将倍频锁相环模块108输出的TDM接口工作时钟送至第二分频模块105，由第二分频模块105分频输出第二分频信号，该分频信号的频率为同步定位时钟频率，并输出至DPRAM。
为使倍频锁相环108锁定相位更稳定，还可增设第三分频模块110，用以生成倍频锁相环108的反馈信号，该第三分频模块110将来自倍频锁相环108输出的时钟信号进行分频，分频输出并反馈输入至倍频锁相环108，该分频信号的频率具体由锁相环决定。另，为使分频模块输出的分频信号的频率尽量相同，降低FPGA电路的复杂度，较佳地，第一分频模块107分频输出的第一分频信号频率与第二分频模块105分频输出的第二分频信号频率相同，均为TDM同步定位时钟信号频率，并且，第二分频模块105的输出第二分频信号反馈至倍频锁相环108，如图4虚线所示，这时可不需要第三分频模块。
从上述实施例可见，由于来自V35时钟选择模块103的V35接口工作时钟可以是本端设备时钟源产生的时钟，也可以是来自对端设备的时钟，从而实现了把来自对端设备的时钟转换成TDM接口的工作时钟以及同步定位时钟，能够保证TDM接口工作时钟和V35接口工作时钟的时钟源相同。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，例如，所述第一分频信号可以是其他频率的分频信号，只要该分频信号能倍频为TDM工作时钟即可。
Claims (8)
1、一种V35接口与时分复用接口之间的时钟信号转换电路，包括分频锁相环(104)、V35时钟选择模块(103)，其中，将来自分频锁相环(104)对本端设备的时钟源锁相分频所获得的V35接口工作时钟信号，以及来自对端设备提供的V35接口工作时钟信号分别输入至V35时钟选择模块(103)，其特征在于，
该时钟信号转换电路还包括分频单元(100)和倍频锁相环(108)，所述V35时钟选择模块(103)的输出信号输入至分频单元(100)，分频单元(100)分频输出的第一分频信号输入至倍频锁相环(108)，倍频锁相环(108)输出时分复用接口工作时钟信号，分频单元(100)输出的第二分频信号为时分复用接口同步定位时钟信号。
2、根据权利要求1所述的时钟信号转换电路，其特征在于，所述分频单元(100)为一分频模块(109)。
3、根据权利要求1或2所述的时钟信号转换电路，其特征在于，所述第一分频信号的频率为时分复用接口同步定位时钟信号频率。
4、根据权利要求1或2所述的时钟信号转换电路，其特征在于，所述分频单元还包括第三分频模块(110)，来自倍频锁相环(108)的输出时钟信号输入至该分频模块，该分频模块输出一分频信号反馈输入至倍频锁相环(108)，该分频信号的频率为倍频锁相环(108)反馈控制信号所需频率。
5、一种V35接口与时分复用接口之间的时钟信号转换电路，包括分频锁相环(104)、V35时钟选择模块(103)，其中，将来自分频锁相环(104)对本端设备的时钟源锁相分频所获得的V35接口工作时钟信号，以及来自对端设备提供的V35接口工作时钟信号分别输入至V35时钟选择模块(103)，其特征在于，
该时钟信号转换电路还包括分频单元(100)和倍频锁相环(108)，所述分频单元(100)包括第一分频模块(107)和第二分频模块(105)，第一分频模块(107)将来自V35时钟选择模块(103)的输出信号分频为第一分频信号，并输入至倍频锁相环(108)；第二分频模块(105)将来自倍频锁相环(108)的输出时钟信号分频为时分复用接口同步定位时钟信号输出。
6、根据权利要求5所述的时钟信号转换电路，其特征在于，所述第一分频信号的频率为时分复用接口同步定位时钟信号频率。
7、根据权利要求5所述的时钟信号转换电路，其特征在于，所述分频单元还包括第三分频模块(110)，来自倍频锁相环(108)的输出时钟信号输入至该分频模块，该分频模块输出一分频信号反馈输入至倍频锁相环(108)，该分频信号的频率为倍频锁相环(108)反馈控制信号所需频率。
8、根据权利要求5所述的时钟信号转换电路，其特征在于，所述第二分频模块(105)输出的分频信号还反馈输入至所述的倍频锁相环(108)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031213502A CN100484122C (zh) | 2003-03-26 | 2003-03-26 | V35接口与时分复用接口之间的时钟信号转换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031213502A CN100484122C (zh) | 2003-03-26 | 2003-03-26 | V35接口与时分复用接口之间的时钟信号转换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1533112A CN1533112A (zh) | 2004-09-29 |
| CN100484122C true CN100484122C (zh) | 2009-04-29 |
Family
ID=34285675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031213502A Expired - Fee Related CN100484122C (zh) | 2003-03-26 | 2003-03-26 | V35接口与时分复用接口之间的时钟信号转换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100484122C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101159535B (zh) * | 2007-10-26 | 2010-06-02 | 中兴通讯股份有限公司 | 时钟信号调节装置和方法 |
| CN101188600B (zh) * | 2007-12-20 | 2010-06-23 | 烽火通信科技股份有限公司 | 一种实现单比特高速用户线路与High-Way互相转换的***和方法 |
| CN101710858A (zh) * | 2009-11-23 | 2010-05-19 | 中兴通讯股份有限公司 | 时钟源选择的方法及数据通信设备 |
| CN101859395A (zh) * | 2010-05-14 | 2010-10-13 | 中兴通讯股份有限公司 | 信息传输的实现方法和***、主控设备、以及智能卡 |
| CN108696716A (zh) * | 2017-04-07 | 2018-10-23 | 上海峰宁信息科技股份有限公司 | 一种用于数字图像信号的时钟重建处理方法及模块 |
| CN109818624B (zh) * | 2019-01-29 | 2023-06-02 | 成都德芯数字科技股份有限公司 | 信号处理方法及装置 |
| CN116724496A (zh) * | 2021-03-25 | 2023-09-08 | 华为技术有限公司 | 一种多芯片装置及电子设备 |
-
2003
- 2003-03-26 CN CNB031213502A patent/CN100484122C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1533112A (zh) | 2004-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113467696B (zh) | 多通道ad数据同步传输*** | |
| CN101512956B (zh) | 用于高速lvds通信的同步的方法和设备 | |
| US10133301B2 (en) | Method and apparatus for exchanging data between devices operating at different clock rates | |
| US6188286B1 (en) | Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator | |
| US7966510B2 (en) | Dynamic frequency adjustment for interoperability of differential clock recovery methods | |
| MXPA04004404A (es) | Sincronizacion de reloj de puerto de datos multiple. | |
| US7047350B2 (en) | Data processing system having a serial data controller | |
| CN100484122C (zh) | V35接口与时分复用接口之间的时钟信号转换电路 | |
| CA1218773A (en) | Apparatus and method for providing a transparent interface across a satellite communications link | |
| JP2001211228A (ja) | 電話端末装置 | |
| GB2220327A (en) | Telephone exchange synchronized with digital network | |
| EP2461489B1 (en) | Microwave transmission device | |
| CN111488311B (zh) | 高集成度的时钟SoC芯片 | |
| US4105869A (en) | Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels | |
| CN201910048U (zh) | 一种lvds节点模块 | |
| CN100401657C (zh) | 基于ip的个人手持机***中实现网络同步的装置 | |
| US10944407B1 (en) | Source synchronous interface with selectable delay on source and delay on destination control | |
| CN101577598A (zh) | 多路信号复用、解复用的方法、装置和*** | |
| CN210090679U (zh) | 基于可编程门阵列电路的星载频率综合装置 | |
| EP1493233B1 (en) | Selectable clocking architecture | |
| KR100617957B1 (ko) | 역방향 데이터 샘플링 방법 및 이를 이용한 역방향 데이터샘플링 회로 | |
| CN115065436B (zh) | 电力专用时钟分路复用电路 | |
| CN100473029C (zh) | 千兆以太网数据业务接入装置 | |
| CN114567927B (zh) | 基于cpri的数据传输方法、装置、设备以及存储介质 | |
| KR100428680B1 (ko) | 피시엠 전송장비의 가입자신호 처리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090429 Termination date: 20150326 |
|
| EXPY | Termination of patent right or utility model |